論文の概要: Impact of Parallel Gating on Gate Fidelities in Linear, Square, and Star Arrays of Noisy Flip-Flop Qubits

• arxiv url: http://arxiv.org/abs/2407.20166v1
• Date: Mon, 29 Jul 2024 16:51:40 GMT
• ステータス: 処理完了
• システム内更新日: 2024-07-30 13:05:24.763492
• Title: Impact of Parallel Gating on Gate Fidelities in Linear, Square, and Star Arrays of Noisy Flip-Flop Qubits
• Title（参考訳）: 非線形フリップフロップ量子の直線, 正方形, 星列のゲート忠実度に及ぼす並列ゲーティングの影響
• Authors: Marco De Michielis, Elena Ferraro,
• Abstract要約: フリップフロップ量子ビットと呼ばれるドナー型および量子ドット型量子ビットの小さな配列について検討した。 現実的な1/fノイズの影響を受け, 4つのフリップフロップ量子ビットの線形, 正方形, 星列のゲート忠実度をシミュレーションした。 本研究は, 小型フリップフロップ量子ビットアレイの最適化と大型回路の設計に寄与する。
• 参考スコア（独自算出の注目度）: 0.0
• License: http://creativecommons.org/licenses/by-nc-nd/4.0/
• Abstract: Successfully implementing a quantum algorithm involves maintaining a low logical error rate by ensuring the validity of the quantum fault-tolerance theorem. The required number of physical qubits arranged in an array depends on the chosen Quantum Error Correction code and the achievable physical qubit error rate. As the qubit count in the array increases, parallel gating - simultaneously manipulating many qubits - becomes a crucial ingredient for successful computation. In this study, small arrays of a type of donor- and quantum dot-based qubits, known as flip-flop qubits, are investigated. Simulation results of gate fidelities in linear, square and star arrays of four flip-flop qubits affected by realistic 1/f noise are presented to study the effect of parallel gating. The impact of two, three and four parallel one-qubit gates, as well as two parallel two-qubit gates, on fidelity is calculated by comparing different array geometries. Our findings can contribute to the optimized manipulation of small flip-flop qubit arrays and the design of larger ones.
• Abstract（参考訳）: 量子アルゴリズムをうまく実装するには、量子フォールトトレランス定理の妥当性を保証することによって、低い論理誤差率を維持する必要がある。 配列に配列された物理量子ビットの要求数は、選択された量子誤り訂正符号と達成可能な物理量子ビット誤り率に依存する。 配列内のキュービット数が増加するにつれて、並列ゲーティング(複数のキュービットを同時に操作する)が計算を成功させる重要な要素となる。 本研究では,フリップフロップ量子ビットと呼ばれるドナー型および量子ドット型量子ビットの小さな配列について検討した。 現実的な1/fノイズに影響を受ける4つのフリップフロップ量子ビットの線形, 正方形, 星列におけるゲート密度のシミュレーション結果を示し, 並列ゲーティングの効果について検討した。 2つ、3つ、4つの平行な1ビットゲートと2つの平行な2ビットゲートが、異なる配列のジオメトリを比較することでフィリティに与える影響を計算する。 本研究は, 小型フリップフロップ量子ビットアレイの最適化と大型回路の設計に寄与する。

関連論文リスト

• Transforming qubits via quasi-geometric approaches [0.0]
  少数の量子ビットをより大きな数の誤り訂正量子ビットに変換する理論を開発する。 2次元の準直交完全補完符号 (2D-QOCCCSs) と準巡回非対称量子誤り訂正符号 (AQECCs) を準群および群理論特性を介して用いる。
  論文  参考訳（メタデータ） (2024-07-10T11:41:26Z)
• Error-corrected Hadamard gate simulated at the circuit level [42.002147097239444]
  我々はサーキットレベルのノイズモデルの下で,表面符号の論理的アダマールゲートをシミュレートする。 我々の論文は、量子誤り訂正符号上のユニタリゲートに対してこれを初めて行うものである。
  論文  参考訳（メタデータ） (2023-12-18T19:00:00Z)
• Efficient parallelization of quantum basis state shift [0.0]
  我々は、異なる方向のシフトを並列に組み込むことで、状態シフトアルゴリズムを最適化する。 これにより、現在知られている方法と比較して量子回路の深さが大幅に減少する。 1次元および周期的なシフトに注目するが、より複雑なケースに拡張できる点に留意する。
  論文  参考訳（メタデータ） (2023-04-04T11:01:08Z)
• Circuit Implementation of Discrete-Time Quantum Walks via the Shunt Decomposition Method [1.2183405753834557]
  本稿では,ブロック対角演算子の量子回路へのマッピング過程を解析する。 得られた回路は、ファルコンr5.11L型とファルコンr4T型の量子プロセッサ上で実行される。
  論文  参考訳（メタデータ） (2023-04-04T03:20:55Z)
• Graph test of controllability in qubit arrays: A systematic way to determine the minimum number of external controls [62.997667081978825]
  我々は、ハミルトニアンのグラフ表現に基づいて、結合された量子ビットの配列の可制御性を決定する方法を示す。 複雑な量子ビット結合では、制御数を5から1に減らすことができる。
  論文  参考訳（メタデータ） (2022-12-09T12:59:44Z)
• Coherent effects contribution to a fast gate fidelity in ion quantum computer [47.187609203210705]
  線形イオンマイクロトラップアレイと2次元マイクロトラップアレイを用いたコヒーレンス効果のシミュレーションのための数値モデルを開発した。 また,レーザパワー変動に対するゲート密度の依存性についても検討した。
  論文  参考訳（メタデータ） (2021-12-12T12:53:00Z)
• Interactive Protocols for Classically-Verifiable Quantum Advantage [46.093185827838035]
  証明者と検証者の間の「相互作用」は、検証可能性と実装のギャップを埋めることができる。 イオントラップ量子コンピュータを用いた対話型量子アドバンストプロトコルの最初の実装を実演する。
  論文  参考訳（メタデータ） (2021-12-09T19:00:00Z)
• Realizing Repeated Quantum Error Correction in a Distance-Three Surface Code [42.394110572265376]
  本稿では,エラーに対する極めて高い耐性を有する表面符号を用いた量子誤り訂正法について述べる。 誤差補正サイクルにおいて、論理量子ビットの4つの基数状態の保存を実証する。
  論文  参考訳（メタデータ） (2021-12-07T13:58:44Z)
• Special-Purpose Quantum Processor Design [2.275405513780208]
  量子ビットの完全接続は、ほとんどの量子アルゴリズムにおいて必要である。 スワップゲートを挿入することで、未結合キュービット間の2量子ゲートが可能となり、計算結果の忠実度が大幅に低下する。 本稿では,異なる量子アルゴリズムに適した構造を設計できる特殊目的量子プロセッサ設計法を提案する。
  論文  参考訳（メタデータ） (2021-02-01T23:26:15Z)
• On connectivity-dependent resource requirements for digital quantum simulation of $d$-level particles [0.703901004178046]
  一般に使われている量子演算子をトロッタライズするのに必要なSWAPゲートの数について検討する。 結果は、ハードウェアの共同設計や、与えられた短期量子ハードウェアの集合に対する効率的なキューディット符号化の選択に適用できる。
  論文  参考訳（メタデータ） (2020-05-26T22:28:51Z)
• Improving the Performance of Deep Quantum Optimization Algorithms with Continuous Gate Sets [47.00474212574662]
  変分量子アルゴリズムは計算的に難しい問題を解くのに有望であると考えられている。 本稿では,QAOAの回路深度依存性能について実験的に検討する。 この結果から, 連続ゲートセットの使用は, 短期量子コンピュータの影響を拡大する上で重要な要素である可能性が示唆された。
  論文  参考訳（メタデータ） (2020-05-11T17:20:51Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。