論文の概要: A Physical Layer Analysis of Entropy in Delay-Based PUFs Implemented on FPGAs
- arxiv url: http://arxiv.org/abs/2409.00825v1
- Date: Sun, 1 Sep 2024 19:46:03 GMT
- ステータス: 処理完了
- システム内更新日: 2024-09-06 08:51:29.972282
- Title: A Physical Layer Analysis of Entropy in Delay-Based PUFs Implemented on FPGAs
- Title（参考訳）: FPGA上に実装した遅延型PUFにおけるエントロピーの物理層解析
- Authors: Jim Plusquellic, Jennifer Howard, Ross MacKinnon, Kristianna Hoffman, Eirini Eleni Tsiropoulou, Calvin Chan,
- Abstract要約: 物理的不閉関数(PUF)は、エントロピーの源としてデバイス内で発生する信号の変動を利用する。
オンチップインスツルメンテーションはPUFアーキテクチャによってこれらのバリエーションを計測・デジタル化するために利用される。
本稿では,FPGAの基本成分に付随する遅延変動を推定するために,統計的平均化と差分法を適用した。
- 参考スコア（独自算出の注目度）: 3.1545591628790572
- License: http://creativecommons.org/licenses/by-nc-nd/4.0/
- Abstract: Physical Unclonable Functions (PUFs) leverage signal variations that occur within the device as a source of entropy. On-chip instrumentation is utilized by some PUF architectures to measure and digitize these variations, which are then processed into bitstrings and secret keys for use in security functions such as authentication and encryption. In many cases, the variations in the measured signals are introduced by a sequence of components in the circuit structure defined by the PUF architecture. In particular, the Hardware-Embedded deLay PUF (HELP) measures delay variations that occur in combinational logic paths on Field Programmable Gate Arrays (FPGAs), which are composed of a set of interconnecting wires (nodes) and look-up tables (LUTs). Previous investigations of variations in these path delays show that it is possible to derive high quality bitstrings, i.e., those which exhibit high levels of uniqueness and randomness across the device population. However, the underlying source and level of variations associated with the constituent components of the paths remain unknown. In this paper, we apply statistical averaging and differencing techniques to derive estimates for the delay variation associated with an FPGA's basic components, namely LUTs and nodes, as a means of fully characterizing the PUF's source of entropy. The analysis is carried out on a set of 50,015 path delay measurements collected from a set of 20 Xilinx Zynq 7020 SoC-class FPGAs, on which 25 identical instances of a functional unit are instantiated, for a total of 500 instances.
- Abstract（参考訳）: 物理的不閉関数(PUF)は、エントロピーの源としてデバイス内で発生する信号の変動を利用する。
オンチップインスツルメンテーションはPUFアーキテクチャによってこれらのバリエーションの測定とデジタル化に利用され、認証や暗号化などのセキュリティ機能で使用されるビットストリングや秘密鍵に処理される。
多くの場合、計測信号のばらつきはPUFアーキテクチャで定義された回路構造における一連の成分によって引き起こされる。
特に、Hardware-Embeded deLay PUF (HELP) は、相互接続するワイヤ(ノード)とルックアップテーブル(LUT)からなるフィールドプログラマブルゲートアレイ(FPGA)上の組合せ論理経路で発生する遅延変動を測定する。
これらの経路遅延の変動に関する以前の調査では、高品質なビットストリング、すなわちデバイス個体群全体で高いレベルの特異性とランダム性を示すビットストリングを導出することが可能であることが示されている。
しかし、経路の構成成分に関連する基礎となるソースと変動のレベルは未だ不明である。
本稿では,PUFのエントロピー源を完全に特徴付ける手段として,FPGAの基本成分,すなわちLUTとノードに関連する遅延変動の推定値を求めるために,統計的平均化と差分法を適用した。
この分析は、20個のXilinx Zynq 7020 SoCクラスFPGAから収集された50,015個のパス遅延測定に基づいて行われ、その上で、関数ユニットの25個の同一インスタンスを、合計500個のインスタンスに対してインスタンス化する。
関連論文リスト
- Statistical Quality Comparison of the Bitstrings Generated by a Physical Unclonable Function across Xilinx, Altera and Microsemi Devices [0.0]
我々は、Xilinx、Altera、Microsemiの3つの主要なFPGAベンダーによって製造された一連のデバイス間でのエントロピーを評価する。
SiRF PUFは評価に使用され、3つのベンダーデバイスでほぼ同一に構築されている。
論文 参考訳（メタデータ） (2024-08-12T19:28:57Z) - AdaLog: Post-Training Quantization for Vision Transformers with Adaptive Logarithm Quantizer [54.713778961605115]
Vision Transformer (ViT) はコンピュータビジョンコミュニティにおいて最も普及しているバックボーンネットワークの1つである。
本稿では,AdaLog(Adaptive Logarithm AdaLog)量子化器を提案する。
論文 参考訳（メタデータ） (2024-07-17T18:38:48Z) - fSEAD: a Composable FPGA-based Streaming Ensemble Anomaly Detection Library [1.8570740863168362]
機械学習のアンサンブルは、複数のベースモデルを組み合わせてより正確な出力を生成する。
本稿では,複数の部分再構成可能な領域,pblockからなるフレキシブルコンピューティングアーキテクチャを提案し,それぞれが異常検出を実装している。
概念実証設計では,ロダ,RS-Hash,xStreamの3つの最先端異常検出アルゴリズムがサポートされている。
論文 参考訳（メタデータ） (2024-06-10T03:38:35Z) - CycPUF: Cyclic Physical Unclonable Function [1.104960878651584]
従来の遅延型PUF設計にフィードバック信号を導入し,より広範な出力動作を実現する。
我々の分析に基づいて、周期PUFは、固定された課題の下で二項、定常状態、発振、擬似ランダムとなる応答を生成する。
提案したサイクリックPUFのセキュリティ向上は、最先端の攻撃に対しても示される。
論文 参考訳（メタデータ） (2024-02-12T22:04:04Z) - Quantum Fourier Transformation Circuits Compilation [7.1069624340204465]
本研究は、量子変換(QFT)回路におけるドメイン固有のハードウェアマッピング戦略に焦点を当てる。
我々は、技術的直観(しばしば「教育された推測」と呼ばれる)と洗練された合成プログラムツールを組み合わせた新しいアプローチを採用する。
我々の研究の画期的な成果は、Google Sycamore、IBM Heavy-hex、および従来の2次元(2D)グリッド構成のために設計された最初の線形深度変換QFT回路の導入である。
論文 参考訳（メタデータ） (2023-12-17T21:26:17Z) - Deep Learning Assisted Multiuser MIMO Load Modulated Systems for
Enhanced Downlink mmWave Communications [68.96633803796003]
本稿では, マルチユーザ負荷変調アレイ (MU-LMA) に着目し, マイクロウェーブ (mmWave) マルチインプット・マルチアウトプット (MIMO) システムにおいて, マルチユーザ負荷変調アレイ (MU-LMA) の小型化とコスト削減を図っている。
ダウンリンクMU-LMAの既存のプリコーディングアルゴリズムは、自由度と複雑なシステム構成の低下に悩まされるサブアレイ構造化(SAS)送信機に依存している。
本稿では,FAS (Full-array Structured) 送信機を用いたMU-LMAシステムを提案し,それに応じて2つのアルゴリズムを提案する。
論文 参考訳（メタデータ） (2023-11-08T08:54:56Z) - SPAIC: A sub-$\mu$W/Channel, 16-Channel General-Purpose Event-Based
Analog Front-End with Dual-Mode Encoders [6.6017549029623535]
低消費電力イベントベースのアナログフロントエンドは、効率的なニューロモルフィック処理システムを構築するために不可欠である。
我々は、SPAIC(Signal-to-Spike converter for analog AI computing)と呼ばれる新しい、非常にアナログなフロントエンドチップを提案する。
デルタ変調とパルス周波数変調を備えた汎用的なデュアルモードアナログ信号対スパイク符号化と可変周波数帯域を提供する。
論文 参考訳（メタデータ） (2023-08-31T19:53:04Z) - Majorization-based benchmark of the complexity of quantum processors [105.54048699217668]
我々は、様々な量子プロセッサの動作を数値的にシミュレートし、特徴付ける。
我々は,各デバイスの性能をベンチマークラインと比較することにより,量子複雑性を同定し,評価する。
我々は、回路の出力状態が平均して高い純度である限り、偏化ベースのベンチマークが成り立つことを発見した。
論文 参考訳（メタデータ） (2023-04-10T23:01:10Z) - Accelerating Wireless Federated Learning via Nesterov's Momentum and
Distributed Principle Component Analysis [59.127630388320036]
サーバと作業員が無線チャネルを介して未コーディング情報を交換できるようにすることにより、無線連合学習システムについて検討する。
ワーカは、帯域幅に制限のあるチャネルを介して、しばしばサーバにローカルにアップロードするため、ワーカからサーバへのアップリンク送信は、通信ボトルネックとなる。
ワンショット分散原理成分分析(PCA)を利用して通信ボトルネックの次元を縮小する。
論文 参考訳（メタデータ） (2023-03-31T08:41:42Z) - Proximal Policy Optimization-based Transmit Beamforming and Phase-shift
Design in an IRS-aided ISAC System for the THz Band [90.45915557253385]
テラヘルツ(THz)帯で動作するIRS支援統合センシング・通信(ISAC)システムを提案し,システム容量を最大化する。
透過ビームフォーミングと位相シフト設計はエルゴード制約を伴う普遍最適化問題に変換される。
論文 参考訳（メタデータ） (2022-03-21T09:15:18Z) - Logical blocks for fault-tolerant topological quantum computation [55.41644538483948]
本稿では,プラットフォームに依存しない論理ゲート定義の必要性から,普遍的なフォールトトレラント論理の枠組みを提案する。
資源オーバーヘッドを改善するユニバーサル論理の新しいスキームについて検討する。
境界のない計算に好適な論理誤差率を動機として,新しい計算手法を提案する。
論文 参考訳（メタデータ） (2021-12-22T19:00:03Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。