論文の概要: Learning to Compare Hardware Designs for High-Level Synthesis

• arxiv url: http://arxiv.org/abs/2409.13138v1
• Date: Fri, 20 Sep 2024 00:47:29 GMT
• ステータス: 処理完了
• システム内更新日: 2024-11-07 11:52:12.880723
• Title: Learning to Compare Hardware Designs for High-Level Synthesis
• Title（参考訳）: 高レベル合成のためのハードウェア設計の比較学習
• Authors: Yunsheng Bai, Atefeh Sohrabizadeh, Zijian Ding, Rongjian Liang, Weikai Li, Ding Wang, Haoxing Ren, Yizhou Sun, Jason Cong,
• Abstract要約: 高レベル合成(HLS)は、高レベルコードをハードウェア設計に変換する自動設計プロセスである。 HLSは、ソースコードに挿入されたディレクティブであるプラグマに依存して合成プロセスを導く。 ハードウェア設計を比較して効率的なHLS最適化を行う新しい手法であるComparXploreを提案する。
• 参考スコア（独自算出の注目度）: 44.408523725466374
• License: http://creativecommons.org/licenses/by/4.0/
• Abstract: High-level synthesis (HLS) is an automated design process that transforms high-level code into hardware designs, enabling the rapid development of hardware accelerators. HLS relies on pragmas, which are directives inserted into the source code to guide the synthesis process, and pragmas have various settings and values that significantly impact the resulting hardware design. State-of-the-art ML-based HLS methods, such as HARP, first train a deep learning model, typically based on graph neural networks (GNNs) applied to graph-based representations of the source code and pragmas. They then perform design space exploration (DSE) to explore the pragma design space, rank candidate designs using the model, and return the top designs. However, traditional DSE methods face challenges due to the highly nonlinear relationship between pragma settings and performance metrics, along with complex interactions between pragmas that affect performance in non-obvious ways. To address these challenges, we propose compareXplore, a novel approach that learns to compare hardware designs for effective HLS optimization. CompareXplore introduces a hybrid loss function that combines pairwise preference learning with pointwise performance prediction, enabling the model to capture both relative preferences and absolute performance. Moreover, we introduce a novel node difference attention module that focuses on the most informative differences between designs, enabling the model to identify critical pragmas impacting performance. CompareXplore adopts a two-stage DSE, where a pointwise prediction model is used for the initial design pruning, followed by a pairwise comparison stage for precise performance verification. In extensive experiments, compareXplore achieves significant improvements in ranking metrics and generates high-quality HLS results for the selected designs, outperforming the existing SOTA method.
• Abstract（参考訳）: 高レベル合成(HLS)は、高レベルコードをハードウェア設計に変換する自動設計プロセスであり、ハードウェアアクセラレーションの迅速な開発を可能にする。 HLSはソースコードに挿入されたディレクティブであるプラグマに依存しており、プラグマは様々な設定と値を持ち、結果として生じるハードウェア設計に大きな影響を及ぼす。 HARPのような最先端のMLベースのHLSメソッドは、まず、ソースコードとプラグマのグラフベースの表現に適用されるグラフニューラルネットワーク(GNN)に基づいて、ディープラーニングモデルを訓練する。 その後、設計空間探索(DSE)を行い、プラグマ設計空間を探索し、モデルを用いて候補設計をランク付けし、トップデザインを返却する。 しかし、従来のDSE手法は、プラグマ設定とパフォーマンスメトリクスの非常に非線形な関係と、非回避的な方法でパフォーマンスに影響を与えるプラグマ間の複雑な相互作用により、課題に直面している。 これらの課題に対処するために,ハードウェア設計を比較して効率的なHLS最適化を行う新しいアプローチである compareXplore を提案する。 CompareXploreは、ペアワイズな選好学習とポイントワイズなパフォーマンス予測を組み合わせたハイブリッドな損失関数を導入し、モデルが相対的な選好と絶対的なパフォーマンスの両方をキャプチャできるようにする。 さらに,設計間の最も情報的な差異に着目した新しいノード差注意モジュールを導入し,性能に影響を及ぼす致命的なプラグマを同定する。 CompareXploreは2段階のDSEを採用しており、初期設計プルーニングにポイントワイズ予測モデルが使用され、その後、正確な性能検証のためのペアワイズ比較ステージが採用されている。 大規模な実験では、ComparXploreはランキングの指標を大幅に改善し、選択した設計に対して高品質なHLS結果を生成し、既存のSOTA法よりも優れている。

関連論文リスト

• The Graph's Apprentice: Teaching an LLM Low Level Knowledge for Circuit Quality Estimation [34.37154877681809]
  We introduced VeriDistill, the first end-to-end machine learning model that direct process raw Verilog code to predict circuit quality-of-result metrics。 本モデルでは,LLMに基づく低レベル回路インサイトを予測器に転送する,新しい知識蒸留法を採用している。 実験では、VeriDistillは大規模なVerilogデータセット上で最先端のベースラインを上回っている。
  論文  参考訳（メタデータ） (2024-10-30T04:20:10Z)
• Cross-Modality Program Representation Learning for Electronic Design Automation with High-Level Synthesis [45.471039079664656]
  ドメイン固有アクセラレータ(DSA)は、ディープラーニングや自律運転などのアプリケーションで人気を集めている。 本稿では,ソースコードシーケンスのモダリティとグラフのモダリティを深く,きめ細かな方法で相互作用できるモデルであるProgSGを提案する。 ProgSGは、設計性能予測のRMSEを最大22%の価格で削減し、設計を平均1.10Times$で識別する。
  論文  参考訳（メタデータ） (2024-06-13T22:34:58Z)
• S^2Former-OR: Single-Stage Bi-Modal Transformer for Scene Graph Generation in OR [50.435592120607815]
  外科手術のシーングラフ生成(SGG)は、手術室(OR)におけるホモロジー認知知能の増強に不可欠である これまでの研究は主に多段階学習に依存しており、生成したセマンティックシーングラフはポーズ推定とオブジェクト検出を伴う中間プロセスに依存している。 本研究では,S2Former-OR(S2Former-OR)と呼ばれるORにおけるSGGのための新しいシングルステージバイモーダルトランスフォーマフレームワークを提案する。
  論文  参考訳（メタデータ） (2024-02-22T11:40:49Z)
• The Languini Kitchen: Enabling Language Modelling Research at Different Scales of Compute [66.84421705029624]
  本稿では,アクセル時間で測定された等価計算に基づくモデル比較を可能にする実験的プロトコルを提案する。 私たちは、既存の学術的ベンチマークを上回り、品質、多様性、文書の長さで上回る、大規模で多様で高品質な書籍データセットを前処理します。 この研究は、GPT-2アーキテクチャから派生したフィードフォワードモデルと、10倍のスループットを持つ新しいLSTMの形式でのリカレントモデルという2つのベースラインモデルも提供する。
  論文  参考訳（メタデータ） (2023-09-20T10:31:17Z)
• End-to-End Meta-Bayesian Optimisation with Transformer Neural Processes [52.818579746354665]
  本稿では,ニューラルネットワークを一般化し,トランスフォーマーアーキテクチャを用いて獲得関数を学習する,エンド・ツー・エンドの差別化可能な最初のメタBOフレームワークを提案する。 我々は、この強化学習(RL)によるエンドツーエンドのフレームワークを、ラベル付き取得データの欠如に対処できるようにします。
  論文  参考訳（メタデータ） (2023-05-25T10:58:46Z)
• Hybrid Graph Models for Logic Optimization via Spatio-Temporal Information [15.850413267830522]
  EDAにおけるプロダクション対応MLアプリケーションを妨げるおもな懸念点は、正確性要件と一般化能力である。 本稿では,高精度なQoR推定に対するハイブリッドグラフニューラルネットワーク(GNN)に基づくアプローチを提案する。 3.3百万のデータポイントの評価によると、トレーニング中に見つからないデザインの絶対パーセンテージエラー(MAPE)は1.2%と3.1%に満たない。
  論文  参考訳（メタデータ） (2022-01-20T21:12:22Z)
• A Graph Deep Learning Framework for High-Level Synthesis Design Space Exploration [11.154086943903696]
  High-Level Synthesisは、アプリケーション固有の高速プロトタイピングのためのソリューションである。 本稿では,加速性能とハードウェアコストを共同で予測するグラフニューラルネットワークHLSを提案する。 提案手法は,一般的なシミュレータと同等の精度で予測できることを示す。
  論文  参考訳（メタデータ） (2021-11-29T18:17:45Z)
• Recent Developments Combining Ensemble Smoother and Deep Generative Networks for Facies History Matching [58.720142291102135]
  本研究は、ファシズムモデルのための連続パラメータ化を構築するためのオートエンコーダネットワークの利用に焦点を当てる。 本稿では,VAE,GAN,Wasserstein GAN,変分自動符号化GAN,サイクルGANの主成分分析(PCA),転送スタイルネットワークのPCA,スタイル損失のVAEの7種類の定式化をベンチマークする。
  論文  参考訳（メタデータ） (2020-05-08T21:32:42Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。