論文の概要: Optimizing Multi-level Magic State Factories for Fault-Tolerant Quantum Architectures

• arxiv url: http://arxiv.org/abs/2411.04270v1
• Date: Wed, 06 Nov 2024 21:25:34 GMT
• ステータス: 翻訳完了
• システム内更新日: 2024-11-08 19:35:46.095593
• Title: Optimizing Multi-level Magic State Factories for Fault-Tolerant Quantum Architectures
• Title（参考訳）: フォールトトレラント量子アーキテクチャのためのマルチレベルマジック状態係数の最適化
• Authors: Allyson Silva, Artur Scherer, Zak Webb, Abdullah Khalid, Bohdan Kulchytskyy, Mia Kramer, Kevin Nguyen, Xiangzhou Kong, Gebremedhin A. Dagnew, Yumeng Wang, Huy Anh Nguyen, Katiemarie Olfert, Pooya Ronagh,
• Abstract要約: 専用ゾーンをマルチレベルマジックステートファクトリと,効率的な論理演算のためのコアプロセッサとして考える。 提案したアーキテクチャでは、量子メモリを持つ量子コンピュータ上で実行される場合、T$--1015$の量子アルゴリズムに105$--108$の物理量子ビットと102$--104$の論理量子ビット数を必要とする。
• 参考スコア（独自算出の注目度）: 0.8642846017977626
• License:
• Abstract: We propose a novel technique for optimizing a modular fault-tolerant quantum computing architecture, taking into account any desired space-time trade--offs between the number of physical qubits and the fault-tolerant execution time of a quantum algorithm. We consider a concept architecture comprising a dedicated zone as a multi-level magic state factory and a core processor for efficient logical operations, forming a supply chain network for production and consumption of magic states. Using a heuristic algorithm, we solve the multi-objective optimization problem of minimizing space and time subject to a user-defined error budget for the success of the computation, taking the performance of various fault-tolerant protocols such as quantum memory, state preparation, magic state distillation, code growth, and logical operations into account. As an application, we show that physical quantum resource estimation reduces to a simple model involving a small number of key parameters, namely, the circuit volume, the error prefactors ($\mu$) and error suppression rates ($\Lambda$) of the fault-tolerant protocols, and an allowed slowdown factor ($\beta$). We show that, in the proposed architecture, $10^5$--$10^8$ physical qubits are required for quantum algorithms with $T$-counts in the range $10^6$--$10^{15}$ and logical qubit counts in the range $10^2$--$10^4$, when run on quantum computers with quantum memory $\Lambda$ in the range 3--10, for all slowdown factors $\beta \geq 0.2$.
• Abstract（参考訳）: 本稿では,物理量子ビット数と量子アルゴリズムのフォールトトレラント実行時間との間の所望の時空間トレードオフを考慮した,モジュール型フォールトトレラント量子コンピューティングアーキテクチャの最適化手法を提案する。 専用ゾーンをマルチレベルマジックステートファクトリと、効率的な論理演算のためのコアプロセッサとして、マジックステートの生産と消費のためのサプライチェーンネットワークを形成する概念アーキテクチャを考察する。 ヒューリスティックアルゴリズムを用いて,量子メモリ,状態準備,マジック状態の蒸留,コード成長,論理演算などの耐故障性プロトコルの性能を考慮し,計算成功のためのユーザ定義エラー予算に基づく空間と時間の最小化という多目的最適化問題を解く。 応用として、物理量子リソース推定は、回路体積、エラープリファクタ($\mu$)、フォールトトレラントプロトコルのエラー抑制率($\Lambda$)、許容スローダウン係数($\beta$)といった、少数のキーパラメータを含む単純なモデルに還元されることを示す。 提案したアーキテクチャでは,10^5$--$10^8$物理量子ビットが10^6$-$10^{15}$の範囲でのT$カウントと10^2$--$10^4$の範囲での論理量子ビット数で要求される。

関連論文リスト

• Practical quantum advantage on partially fault-tolerant quantum computer [0.6449786007855248]
  我々は、早期FTQCデバイスにおける実用的な量子アドバンテージを実現するための代替手法を提案する。 我々のフレームワークは、空間的オーバーヘッドを最小限に抑えるために、部分的にフォールトトレラントな論理演算に基づいている。 フレームワークの潜在能力を生かした,有望なアプリケーションをいくつか紹介する。
  論文  参考訳（メタデータ） (2024-08-27T07:58:09Z)
• Quantum error correction below the surface code threshold [107.92016014248976]
  量子誤り訂正は、複数の物理量子ビットを論理量子ビットに結合することで、実用的な量子コンピューティングに到達するための経路を提供する。 本研究では, リアルタイムデコーダと統合された距離7符号と距離5符号の2つの面符号メモリを臨界閾値以下で動作させる。 以上の結果から,大規模なフォールトトレラント量子アルゴリズムの動作要件を実現する装置の性能が示唆された。
  論文  参考訳（メタデータ） (2024-08-24T23:08:50Z)
• Towards large-scale quantum optimization solvers with few qubits [59.63282173947468]
  我々は、$m=mathcalO(nk)$バイナリ変数を$n$ qubitsだけを使って最適化するために、$k>1$で可変量子ソルバを導入する。 我々は,特定の量子ビット効率の符号化が,バレン高原の超ポリノミウム緩和を内蔵特徴としてもたらすことを解析的に証明した。
  論文  参考訳（メタデータ） (2024-01-17T18:59:38Z)
• Single-Layer Digitized-Counterdiabatic Quantum Optimization for $p$-spin Models [8.463477025989542]
  我々は、デジタルカウンタダイバティック量子最適化(DCQO)アルゴリズムを利用して、4つの局所相互作用までの$p$-spinモデルの最適解を求める。 変分法を用いてパラメータを最適化することにより,それぞれ100ドル,93%,83%のインスタンスに対して,単位精度2-スピン,3-スピン,4-スピンの問題を解く。
  論文  参考訳（メタデータ） (2023-11-11T22:49:16Z)
• Optimizing quantum gates towards the scale of logical qubits [78.55133994211627]
  量子ゲート理論の基本的な前提は、量子ゲートはフォールトトレランスの誤差閾値を超えることなく、大きなプロセッサにスケールできるということである。 ここでは、このような問題を克服できる戦略について報告する。 我々は、68個の周波数可変ビットの周波数軌跡をコレオグラフィーして、超伝導エラー中に単一量子ビットを実行することを示した。
  論文  参考訳（メタデータ） (2023-08-04T13:39:46Z)
• Suppressing quantum errors by scaling a surface code logical qubit [147.2624260358795]
  複数のコードサイズにわたる論理量子ビット性能のスケーリングの測定について報告する。 超伝導量子ビット系は、量子ビット数の増加による追加誤差を克服するのに十分な性能を有する。 量子誤り訂正は量子ビット数が増加するにつれて性能が向上し始める。
  論文  参考訳（メタデータ） (2022-07-13T18:00:02Z)
• Realization of arbitrary doubly-controlled quantum phase gates [62.997667081978825]
  本稿では,最適化問題における短期量子優位性の提案に着想を得た高忠実度ゲートセットを提案する。 3つのトランペット四重項のコヒーレントな多レベル制御を編成することにより、自然な3量子ビット計算ベースで作用する決定論的連続角量子位相ゲートの族を合成する。
  論文  参考訳（メタデータ） (2021-08-03T17:49:09Z)
• Quantum error mitigation as a universal error-minimization technique: applications from NISQ to FTQC eras [0.9622115055919379]
  フォールトトレラント量子コンピューティング(FTQC)の初期においては、利用可能なコード距離とマジックステートの数を制限する。 本稿では、量子誤り訂正と量子誤り軽減を効率的なFTQCアーキテクチャに統合する。 この方式は、必要な計算オーバーヘッドを劇的に軽減し、FTQC時代の到来を早める。
  論文  参考訳（メタデータ） (2020-10-08T10:27:29Z)
• Space-efficient binary optimization for variational computing [68.8204255655161]
  本研究では,トラベリングセールスマン問題に必要なキュービット数を大幅に削減できることを示す。 また、量子ビット効率と回路深さ効率のモデルを円滑に補間する符号化方式を提案する。
  論文  参考訳（メタデータ） (2020-09-15T18:17:27Z)
• NISQ+: Boosting quantum computing power by approximating quantum error correction [6.638758213186185]
  我々は,短期量子コンピュータの計算能力を高める手法を設計する。 完全一致する誤り訂正機構を近似することにより、計算量を増やすことができる。 近距離量子システムにおいて、近似誤り復号をオンラインで実現できるという概念実証を実証する。
  論文  参考訳（メタデータ） (2020-04-09T20:17:28Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。