論文の概要: Analysis of a Memcapacitor-Based for Neural Network Accelerator Framework
- arxiv url: http://arxiv.org/abs/2502.00027v1
- Date: Tue, 21 Jan 2025 18:02:30 GMT
- ステータス: 翻訳完了
- システム内更新日: 2025-02-09 05:47:12.780544
- Title: Analysis of a Memcapacitor-Based for Neural Network Accelerator Framework
- Title(参考訳): メムキャパシタを用いたニューラルネットワーク加速器フレームワークの解析
- Authors: Ankur Singh, Dowon Kim, Byung-Geun Lee,
- Abstract要約: 本稿では,カデンスツールを用いた新しいCMOSベースのメモリキャパシタ回路を提案する。
メムキャパシタベースのアクセラレータの設計を容易にするため,我々はPythonでこのデバイスを開発した。
本研究では,メムキャパシタを用いたニューラルネットワークシステムによる分類処理の可能性を示す。
- 参考スコア(独自算出の注目度): 0.9421843976231371
- License:
- Abstract: Data-intensive computing tasks, such as training neural networks, are crucial for artificial intelligence applications but often come with high energy demands. One promising solution is to develop specialized hardware that directly maps neural networks, utilizing arrays of memristive devices to perform parallel multiply-accumulate operations. In our research, we introduce a novel CMOS-based memcapacitor circuit that is validated using the cadence tool. Additionally, we developed the device in Python to facilitate the design of a memcapacitive-based accelerator. Our proposed framework employs a crossbar array of memcapacitor devices to train a neural network capable of digit classification and CIFAR dataset recognition. We tested the non-ideal characteristics of the constructed memcapacitor-based neural network. The system achieved an impressive 98.4% training accuracy in digit recognition and 94.4% training accuracy in CIFAR recognition, highlighting its effectiveness. This study demonstrates the potential of memcapacitor-based neural network systems in handling classification tasks and sets the stage for further advancements in neuromorphic computing.
- Abstract(参考訳): ニューラルネットワークのトレーニングのようなデータ集約型コンピューティングタスクは、人工知能アプリケーションには不可欠だが、しばしば高エネルギー要求が伴う。
有望な解決策の1つは、ニューラルネットワークを直接マッピングする特殊なハードウェアを開発することである。
本研究では,このカデンスツールを用いて,新しいCMOSベースのメモリキャパシタ回路を提案する。
さらに,メムキャパシタベースのアクセラレータの設計を容易にするために,Pythonでこのデバイスを開発した。
提案フレームワークでは,デジタル分類とCIFARデータセット認識が可能なニューラルネットワークをトレーニングするために,メモリキャパシタのクロスバーアレイを用いる。
構築した膜キャパシタ型ニューラルネットワークの非理想特性について検討した。
このシステムは、数字認識における98.4%のトレーニング精度とCIFAR認識における94.4%のトレーニング精度を達成し、その効果を強調した。
本研究では,メムキャパシタをベースとしたニューラルネットワークシステムによる分類処理の可能性を実証し,ニューロモルフィックコンピューティングのさらなる進歩のステージを設定する。
関連論文リスト
- Event-based backpropagation on the neuromorphic platform SpiNNaker2 [1.0597501054401728]
EventPropはスパイクニューラルネットワーク(SNN)におけるイベントベースのバックプロパゲーションのためのアルゴリズム
本実装では, 微分方程式とその共役の離散バージョンを用いて, 漏洩した積分・発火ニューロンの多層ネットワークを計算した。
我々は,Yin Yangデータセットを用いたSNNのバッチ並列化オンチップトレーニングの概念実証を行った。
論文 参考訳(メタデータ) (2024-12-19T16:31:42Z) - Neuromorphic Wireless Split Computing with Multi-Level Spikes [69.73249913506042]
ニューロモルフィックコンピューティングは、スパイキングニューラルネットワーク(SNN)を使用して推論タスクを実行する。
スパイクニューロン間で交換される各スパイクに小さなペイロードを埋め込むことで、エネルギー消費を増大させることなく推論精度を高めることができる。
分割コンピューティング — SNNを2つのデバイスに分割する — は、有望なソリューションだ。
本稿では,マルチレベルSNNを用いたニューロモルフィック無線分割コンピューティングアーキテクチャの総合的研究について述べる。
論文 参考訳(メタデータ) (2024-11-07T14:08:35Z) - Neuromorphic Circuit Simulation with Memristors: Design and Evaluation Using MemTorch for MNIST and CIFAR [0.4077787659104315]
本研究は,3つのデジタル畳み込みニューラルネットワークを構築し,訓練することにより,メモリ内処理にmemristorsを用いることの可能性を評価する。
これらのネットワークをmemtorchシステムに変換する。
シミュレーションは理想的な条件下で行われ、推論中に最小1%の精度の損失が得られた。
論文 参考訳(メタデータ) (2024-07-18T11:30:33Z) - Efficient and accurate neural field reconstruction using resistive memory [52.68088466453264]
デジタルコンピュータにおける従来の信号再構成手法は、ソフトウェアとハードウェアの両方の課題に直面している。
本稿では,スパース入力からの信号再構成のためのソフトウェア・ハードウェア協調最適化を用いた体系的アプローチを提案する。
この研究は、AI駆動の信号復元技術を進歩させ、将来の効率的で堅牢な医療AIと3Dビジョンアプリケーションへの道を開く。
論文 参考訳(メタデータ) (2024-04-15T09:33:09Z) - Neuromorphic analog circuits for robust on-chip always-on learning in
spiking neural networks [1.9809266426888898]
混合信号ニューロモルフィックシステムは、極端コンピューティングタスクを解決するための有望なソリューションである。
彼らのスパイクニューラルネットワーク回路は、連続的にセンサーデータをオンラインに処理するために最適化されている。
我々は,短期的アナログ力学と長期的三状態離散化機構を備えたオンチップ学習回路を設計する。
論文 参考訳(メタデータ) (2023-07-12T11:14:25Z) - Intelligence Processing Units Accelerate Neuromorphic Learning [52.952192990802345]
スパイキングニューラルネットワーク(SNN)は、エネルギー消費と遅延の観点から、桁違いに改善されている。
我々は、カスタムSNN PythonパッケージsnnTorchのIPU最適化リリースを提示する。
論文 参考訳(メタデータ) (2022-11-19T15:44:08Z) - Braille Letter Reading: A Benchmark for Spatio-Temporal Pattern
Recognition on Neuromorphic Hardware [50.380319968947035]
近年の深層学習手法は,そのようなタスクにおいて精度が向上しているが,従来の組込みソリューションへの実装は依然として計算量が非常に高く,エネルギーコストも高い。
文字読み込みによるエッジにおける触覚パターン認識のための新しいベンチマークを提案する。
フィードフォワードとリカレントスパイキングニューラルネットワーク(SNN)を、サロゲート勾配の時間によるバックプロパゲーションを用いてオフラインでトレーニングし比較し、効率的な推論のためにIntel Loihimorphicチップにデプロイした。
LSTMは14%の精度で繰り返しSNNより優れており、Loihi上での繰り返しSNNは237倍のエネルギーである。
論文 参考訳(メタデータ) (2022-05-30T14:30:45Z) - An adaptive cognitive sensor node for ECG monitoring in the Internet of
Medical Things [0.7646713951724011]
インターネット・オブ・メディカル・モノズ(IoMT)パラダイムは、複数の臨床試験や医療処置で主流になりつつある。
本研究では,資源制約型コンピューティングプラットフォームにおける認知データ解析アルゴリズムの実装について検討する。
コンボリューションニューラルネットワークを用いて心電図のトレースを分類する手法について検討した。
論文 参考訳(メタデータ) (2021-06-11T16:49:10Z) - On-Chip Error-triggered Learning of Multi-layer Memristive Spiking
Neural Networks [1.7958576850695402]
オンライン3次重み更新を用いた局所的,勾配に基づく,エラートリガー付き学習アルゴリズムを提案する。
提案アルゴリズムは,多層SNNを記憶型ニューロモルフィックハードウェアでオンライントレーニングすることを可能にする。
論文 参考訳(メタデータ) (2020-11-21T19:44:19Z) - One-step regression and classification with crosspoint resistive memory
arrays [62.997667081978825]
高速で低エネルギーのコンピュータは、エッジでリアルタイム人工知能を実現するために要求されている。
ワンステップ学習は、ボストンの住宅のコスト予測と、MNIST桁認識のための2層ニューラルネットワークのトレーニングによって支援される。
結果は、クロスポイントアレイ内の物理計算、並列計算、アナログ計算のおかげで、1つの計算ステップで得られる。
論文 参考訳(メタデータ) (2020-05-05T08:00:07Z) - Spiking Neural Networks Hardware Implementations and Challenges: a
Survey [53.429871539789445]
スパイキングニューラルネットワークは、ニューロンとシナプスの操作原理を模倣する認知アルゴリズムである。
スパイキングニューラルネットワークのハードウェア実装の現状について述べる。
本稿では,これらのイベント駆動アルゴリズムの特性をハードウェアレベルで活用するための戦略について論じる。
論文 参考訳(メタデータ) (2020-05-04T13:24:00Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト(すべての情報・翻訳含む)の品質を保証せず、本サイト(すべての情報・翻訳含む)を使用して発生したあらゆる結果について一切の責任を負いません。