論文の概要: Forensics of Error Rates of Quantum Hardware

• arxiv url: http://arxiv.org/abs/2505.11706v1
• Date: Fri, 16 May 2025 21:25:12 GMT
• ステータス: 翻訳完了
• システム内更新日: 2025-05-20 14:57:10.794032
• Title: Forensics of Error Rates of Quantum Hardware
• Title（参考訳）: 量子ハードウェアの誤差率の法医学
• Authors: Rupshali Roy, Swaroop Ghosh,
• Abstract要約: 元の回路とトランスパイル回路からバックエンドの誤差率を推定する。 法医学では、トランスパイレーションプロセスのキュービットマッピングとルーティングステップが、単一キュービットと2キュービットのゲートエラーの少ないキュービットとキュービットのペアを選択するという事実を利用する。
• 参考スコア（独自算出の注目度）: 2.348041867134616
• License: http://creativecommons.org/licenses/by-nc-nd/4.0/
• Abstract: There has been a rise in third-party cloud providers offering quantum hardware as a service to improve performance at lower cost. Although these providers provide flexibility to the users to choose from several qubit technologies, quantum hardware, and coupling maps; the actual execution of the program is not clearly visible to the customer. The success of the user program, in addition to various other metadata such as cost, performance, & number of iterations to converge, depends on the error rate of the backend used. Moreover, the third-party provider and/or tools (e.g., hardware allocator and mapper) may hold insider/outsider adversarial agents to conserve resources and maximize profit by running the quantum circuits on error-prone hardware. Thus it is important to gain visibility of the backend from various perspectives of the computing process e.g., execution, transpilation and outcomes. In this paper, we estimate the error rate of the backend from the original and transpiled circuit. For the forensics, we exploit the fact that qubit mapping and routing steps of the transpilation process select qubits and qubit pairs with less single qubit and two-qubit gate errors to minimize overall error accumulation, thereby, giving us clues about the error rates of the various parts of the backend. We ranked qubit links into bins based on ECR error rates publicly available, and compared it to the rankings derived from our investigation of the relative frequency of a qubit link being chosen by the transpiler. For upto 83.5% of the qubit links in IBM Sherbrooke and 80% in IBM Brisbane, 127 qubit IBM backends, we are able to assign a bin rank which has a difference upto 2 with the bin rank assigned on the basis of actual error rate information.
• Abstract（参考訳）: 低コストでパフォーマンスを向上させるために、量子ハードウェアをサービスとして提供するサードパーティのクラウドプロバイダが増えている。 これらのプロバイダは、いくつかの量子ビット技術、量子ハードウェア、結合マップから選択するための柔軟性を提供するが、実際のプログラムの実行は、顧客にはっきりとは見えていない。 ユーザプログラムの成功は、コスト、パフォーマンス、収束するイテレーションの数などの他の様々なメタデータに加えて、使用されるバックエンドのエラー率に依存する。 さらに、サードパーティプロバイダおよび/またはツール(例えば、ハードウェアアロケータとマッパー)は、インサイダー/インサイダーの敵エージェントを保持してリソースを保存し、エラーを起こしやすいハードウェア上で量子回路を実行することで利益を最大化することができる。 したがって、計算プロセスの様々な観点、例えば実行、トランスパイル、結果からバックエンドの可視性を得ることが重要である。 本稿では,元の回路とトランスパイル回路からバックエンドの誤差率を推定する。 法医学では、トランスパイレーションプロセスのキュービットマッピングとルーティングステップが、単一のキュービットと2キュービットのゲートエラーが少ないキュービットとキュービットのペアを選択し、全体的なエラーの蓄積を最小限に抑え、バックエンドの様々な部分のエラー率について手がかりを与える。 ECRの誤り率に基づいてクビットリンクをビンに分類し,トランスパイラが選択したクビットリンクの相対周波数に関する調査結果と比較した。 IBM Sherbrooke の qubit リンクの最大83.5% と IBM Brisbane の80%,127 qubit IBM バックエンドに対して,実際のエラー率情報に基づいて bin ランクと 2 までの差を持つbin ランクを割り当てることができる。

関連論文リスト

• Impact of Error Rate Misreporting on Resource Allocation in Multi-tenant Quantum Computing and Defense [2.348041867134616]
  クラウドベースの量子サービスプロバイダは、複数のユーザが同時に、共有ハードウェア上でプログラムを実行することを可能にする。 エラーを起こしやすい量子ビットは、ハードウェアを共有するユーザに対して非対称に計算精度を劣化させることができる。
  論文  参考訳（メタデータ） (2025-04-05T21:20:01Z)
• Forensics of Transpiled Quantum Circuits [2.089191490381739]
  多くのサードパーティクラウドプロバイダは、最小コストでパフォーマンスを最大化するために、量子ハードウェアをサービスとしてセットアップした。 回路の実行の可視性はほとんどない。 我々は、回路のトランスパイルが行われたハードウェアの結合マップを、トランスパイルされたプログラムから追跡する。
  論文  参考訳（メタデータ） (2024-12-25T16:10:34Z)
• On-Chip Hardware-Aware Quantization for Mixed Precision Neural Networks [52.97107229149988]
  エッジデバイス上でハードウェア対応の混合精度量子化を行うOn-Chipハードウェア・アウェア量子化フレームワークを提案する。 このパイプラインは、量子化プロセスが量子化演算子の実際のハードウェア効率を知覚することを可能にする。 精度測定のために,マルチチップシナリオにおける演算子の精度への影響を効果的に推定するMask-Guided Quantization Estimation技術を提案する。
  論文  参考訳（メタデータ） (2023-09-05T04:39:34Z)
• Optimal Qubit Reuse for Near-Term Quantum Computers [0.18188255328029254]
  短期量子コンピュータにおける中間回路計測と量子ビットリセットのサポートの増加は、量子ビットの再利用を可能にする。 本稿では,立証可能な最適解を提供する量子ビット再利用最適化の形式モデルを提案する。 本研究では, 量子回路の量子ビット数, スワップゲート挿入数, 推定成功確率, ヘルリンガー忠実度の改善について述べる。
  論文  参考訳（メタデータ） (2023-07-31T23:15:45Z)
• Suppressing quantum circuit errors due to system variability [0.0]
  本稿では,現在のノイズの多い量子コンピューティングプラットフォームに固有の誤差率の変動を考慮した量子回路最適化手法を提案する。 コスト関数を効率よく計算することで、より優れた量子ビット選択を用いて、平均的な不確かさのほとんどを回復できることが示される。
  論文  参考訳（メタデータ） (2022-09-30T15:00:38Z)
• Iterative Qubits Management for Quantum Index Searching in a Hybrid System [56.39703478198019]
  IQuCSは、量子古典ハイブリッドシステムにおけるインデックス検索とカウントを目的としている。 我々はQiskitでIQuCSを実装し、集中的な実験を行う。 その結果、量子ビットの消費を最大66.2%削減できることが示されている。
  論文  参考訳（メタデータ） (2022-09-22T21:54:28Z)
• Measuring NISQ Gate-Based Qubit Stability Using a 1+1 Field Theory and Cycle Benchmarking [50.8020641352841]
  量子ハードウェアプラットフォーム上でのコヒーレントエラーを, サンプルユーザアプリケーションとして, 横フィールドIsing Model Hamiltonianを用いて検討した。 プロセッサ上の物理位置の異なる量子ビット群に対する、日中および日中キュービット校正ドリフトと量子回路配置の影響を同定する。 また,これらの測定値が,これらの種類の誤差をよりよく理解し,量子計算の正確性を評価するための取り組みを改善する方法についても論じる。
  論文  参考訳（メタデータ） (2022-01-08T23:12:55Z)
• Fault-tolerant parity readout on a shuttling-based trapped-ion quantum computer [64.47265213752996]
  耐故障性ウェイト4パリティチェック測定方式を実験的に実証した。 フラグ条件パリティ測定の単発忠実度は93.2(2)%である。 このスキームは、安定化器量子誤り訂正プロトコルの幅広いクラスにおいて必須な構成要素である。
  論文  参考訳（メタデータ） (2021-07-13T20:08:04Z)
• Deterministic correction of qubit loss [48.43720700248091]
  量子ビットの損失は、大規模かつフォールトトレラントな量子情報プロセッサに対する根本的な障害の1つである。 トポロジカル曲面符号の最小インスタンスに対して、量子ビット損失検出と補正の完全なサイクルの実装を実験的に実証した。
  論文  参考訳（メタデータ） (2020-02-21T19:48:53Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。