論文の概要: Low-Latency FPGA Control System for Real-Time Neural Network Processing in CCD-Based Trapped-Ion Qubit Measurement

• arxiv url: http://arxiv.org/abs/2512.15838v1
• Date: Wed, 17 Dec 2025 18:34:00 GMT
• ステータス: 翻訳完了
• システム内更新日: 2025-12-19 18:10:31.758271
• Title: Low-Latency FPGA Control System for Real-Time Neural Network Processing in CCD-Based Trapped-Ion Qubit Measurement
• Title（参考訳）: CCDを用いた1オン量子ビット計測におけるリアルタイムニューラルネットワーク処理のための低レイテンシFPGA制御系
• Authors: Binglei Lou, Gautham Duddi Krishnaswaroop, Filip Wojcicki, Ruilin Wu, Richard Rademacher, Zhiqiang Que, Wayne Luk, Philip H. W. Leong,
• Abstract要約: この研究は、フィールドプログラマブルゲートアレイ(FPGA)とグラフィックス処理ユニット(GPU)におけるディープニューラルネットワーク(DNN)ベースの量子ビット検出のレイテンシをベンチマークする。 FPGAソリューションは、電子多重化チャージ結合デバイス(EMCCD)とその後のデータ処理ロジックを直接インターフェースし、バッファリングとインターフェースのオーバーヘッドをなくす。 ハードウェアにマルチレイヤパーセプトロン(MLP)モデルとビジョントランスフォーマー(ViT)モデルを配置し,測定性能を評価する。
• 参考スコア（独自算出の注目度）: 5.983860563083656
• License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
• Abstract: Accurate and low-latency qubit state measurement is critical for trapped-ion quantum computing. While deep neural networks (DNNs) have been integrated to enhance detection fidelity, their latency performance on specific hardware platforms remains underexplored. This work benchmarks the latency of DNN-based qubit detection on field-programmable gate arrays (FPGAs) and graphics processing units (GPUs). The FPGA solution directly interfaces an electron-multiplying charge-coupled device (EMCCD) with the subsequent data processing logic, eliminating buffering and interface overheads. As a baseline, the GPU-based system employs a high-speed PCIe image grabber for image input and I/O card for state output. We deploy Multilayer Perceptron (MLP) and Vision Transformer (ViT) models on hardware to evaluate measurement performance. Compared to conventional thresholding, DNNs reduce the mean measurement fidelity (MMF) error by factors of 1.8-2.5x (one-qubit case) and 4.2-7.6x (three-qubit case). FPGA-based MLP and ViT achieve nanosecond- and microsecond-scale inference latencies, while the complete single-shot measurement process achieves over 100x speedup compared to the GPU implementation. Additionally, clock-cycle-level signal analysis reveals inefficiencies in EMCCD data transmission via Cameralink, suggesting that optimizing this interface could further leverage the advantages of ultra-low-latency DNN inference, guiding the development of next-generation qubit detection systems.
• Abstract（参考訳）: トラップイオン量子コンピューティングでは、正確な量子ビット状態測定と低レイテンシ状態測定が重要である。 ディープニューラルネットワーク(DNN)は検出忠実度を高めるために統合されているが、特定のハードウェアプラットフォーム上でのレイテンシパフォーマンスはいまだ検討されていない。 この研究は、フィールドプログラマブルゲートアレイ(FPGA)とグラフィックス処理ユニット(GPU)におけるDNNベースの量子ビット検出のレイテンシをベンチマークする。 FPGAソリューションは、電子多重化チャージ結合デバイス(EMCCD)とその後のデータ処理ロジックを直接インターフェースし、バッファリングとインターフェースのオーバーヘッドをなくす。 ベースラインとして、GPUベースのシステムは、画像入力に高速PCIeイメージグラバ、状態出力にI/Oカードを使用する。 ハードウェアにマルチレイヤパーセプトロン(MLP)モデルとビジョントランスフォーマー(ViT)モデルを配置し,測定性能を評価する。 従来のしきい値と比較すると、DNNは平均測定忠実度(MMF)の誤差を1.8-2.5x(1量子の場合)と4.2-7.6x(3量子の場合)で減少させる。 FPGAベースのMLPとViTはナノ秒およびマイクロ秒スケールの推論レイテンシを実現し、完全な単ショット計測プロセスはGPU実装と比較して100倍以上のスピードアップを達成する。 さらに、クロックサイクルレベルの信号解析により、CameralinkによるEMCCDデータ伝送の非効率性が明らかとなり、このインタフェースを最適化することで、超低遅延DNN推論の利点をさらに活用し、次世代の量子ビット検出システムの開発を導くことが示唆された。

関連論文リスト

• LUNA: LUT-Based Neural Architecture for Fast and Low-Cost Qubit Readout [0.0]
  LUNAは、低コストのインテグレータベースの前処理とLook-Up Table (LUT)ベースのニューラルネットワークを組み合わせた超伝導量子ビットリードアウトアクセラレータである。 最先端技術と比較して10.95倍の面積減少と30%のレイテンシ低下を示し,忠実さの損失はほとんどなかった。
  論文  参考訳（メタデータ） (2025-12-08T18:41:13Z)
• Towards On-Device Learning and Reconfigurable Hardware Implementation for Encoded Single-Photon Signal Processing [0.0]
  ワンシッド・ジャコビ回転型オンラインシーケンス・エクストリーム・ラーニング・マシン(OSOS-ELM)に基づくオンライン・トレーニング・アルゴリズムを提案する。 我々は、ARMコアを統合した異種FPGA上でOSOS-ELMを実行する際の並列性を完全に活用する。 単一光子信号解析を含む3つのケーススタディにより,本手法の有効性を検証した。
  論文  参考訳（メタデータ） (2025-04-12T00:58:52Z)
• Enhancing Dropout-based Bayesian Neural Networks with Multi-Exit on FPGA [20.629635991749808]
  本稿では,フィールドプログラマブルゲートアレイ(FPGA)ベースのアクセラレータを効率よく生成するアルゴリズムとハードウェアの共同設計フレームワークを提案する。 アルゴリズムレベルでは、計算とメモリのオーバーヘッドを低減した、新しいマルチエグジット・ドロップアウトベースのベイズNNを提案する。 ハードウェアレベルでは,提案する効率的なベイズNNのためのFPGAベースのアクセラレータを生成するための変換フレームワークを提案する。
  論文  参考訳（メタデータ） (2024-06-20T17:08:42Z)
• Embedded Graph Convolutional Networks for Real-Time Event Data Processing on SoC FPGAs [0.815557531820863]
  我々は、PointNetConv用に最適化されたハードウェアを意識した一連の最適化を設計したEFGCN(Event-based FPGA-accelerated Graph Convolutional Network)を紹介する。 提案手法は,AEGNN (Asynchronous Event-based GNN) と比較して,モデルサイズを最大100倍に削減する。 提案手法は,高度にスケーラブルでカスタマイズ可能なリソース効率を維持しつつ,複数のイベントベース分類ベンチマークにおける最先端性能を実現する。
  論文  参考訳（メタデータ） (2024-06-11T14:47:36Z)
• Implementing Neural Network-Based Equalizers in a Coherent Optical Transmission System Using Field-Programmable Gate Arrays [3.1543509940301946]
  我々は、コヒーレント光伝送システムにおける非線形性補償のための、リカレントおよびフィードフォワードニューラルネットワーク(NN)ベースの等化器のオフラインFPGA実現について述べる。 主な結果は、性能比較、アクティベーション関数の実装方法の分析、ハードウェアの複雑さに関するレポートの3つに分けられる。
  論文  参考訳（メタデータ） (2022-12-09T07:28:45Z)
• Signal Detection in MIMO Systems with Hardware Imperfections: Message Passing on Neural Networks [101.59367762974371]
  本稿では,Multi-Input-multiple-output (MIMO)通信システムにおける信号検出について検討する。 パイロット信号が限られているディープニューラルネットワーク(DNN)のトレーニングは困難であり、実用化を妨げている。 我々は、ユニタリ近似メッセージパッシング(UAMP)アルゴリズムを利用して、効率的なメッセージパッシングに基づくベイズ信号検出器を設計する。
  論文  参考訳（メタデータ） (2022-10-08T04:32:58Z)
• LL-GNN: Low Latency Graph Neural Networks on FPGAs for High Energy Physics [45.666822327616046]
  本研究は,粒子検出器のための低グラフニューラルネットワーク(LL-GNN)設計のための新しい再構成可能なアーキテクチャを提案する。 LL-GNNの設計は、洗練されたアルゴリズムが実験データを効率的に処理できるようにすることで、次世代のトリガーシステムを進化させる。
  論文  参考訳（メタデータ） (2022-09-28T12:55:35Z)
• MAPLE-X: Latency Prediction with Explicit Microprocessor Prior Knowledge [87.41163540910854]
  ディープニューラルネットワーク(DNN)レイテンシのキャラクタリゼーションは、時間を要するプロセスである。 ハードウェアデバイスの事前知識とDNNアーキテクチャのレイテンシを具体化し,MAPLEを拡張したMAPLE-Xを提案する。
  論文  参考訳（メタデータ） (2022-05-25T11:08:20Z)
• Two-Timescale End-to-End Learning for Channel Acquisition and Hybrid Precoding [94.40747235081466]
  本研究では,ミリ波(mmWave)大規模マルチインプット多重出力(MIMO)システムのためのエンドツーエンドの深層学習に基づくジョイントトランスシーバ設計アルゴリズムを提案する。 我々は受信したパイロットを受信機でフィードバックビットにマッピングし、さらに送信機でハイブリッドプリコーダにフィードバックビットをマッピングするDNNアーキテクチャを開発した。
  論文  参考訳（メタデータ） (2021-10-22T20:49:02Z)
• NullaNet Tiny: Ultra-low-latency DNN Inference Through Fixed-function Combinational Logic [4.119948826527649]
  フィールドプログラマブルゲートアレイ(FPGA)ベースのアクセラレータは、グラフィックス処理ユニット/中央処理ユニットベースのプラットフォームを置き換える深刻な競争相手として注目を集めています。 本稿では,資源とエネルギー効率,超低遅延FPGAベースニューラルネットワークアクセラレータ構築のためのフレームワークであるNullaNet Tinyを提案する。
  論文  参考訳（メタデータ） (2021-04-07T00:16:39Z)
• Interleaving: Modular architectures for fault-tolerant photonic quantum computing [50.591267188664666]
  フォトニック核融合型量子コンピューティング(FBQC)は低損失フォトニック遅延を用いる。 FBQCのモジュールアーキテクチャとして,これらのコンポーネントを結合して「インターリービングモジュール」を形成するアーキテクチャを提案する。 遅延の乗法的パワーを行使すると、各加群はヒルベルト空間に数千の物理量子ビットを加えることができる。
  論文  参考訳（メタデータ） (2021-03-15T18:00:06Z)
• EdgeBERT: Sentence-Level Energy Optimizations for Latency-Aware Multi-Task NLP Inference [82.1584439276834]
  BERTのようなトランスフォーマーベースの言語モデルでは、自然言語処理(NLP)タスクの精度が大幅に向上する。 We present EdgeBERT, a in-deepth algorithm- hardware co-design for latency-aware energy optimization for multi-task NLP。
  論文  参考訳（メタデータ） (2020-11-28T19:21:47Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。