論文の概要: DBNN: Neural Spike Classification Using a Deep Binarized Neural Network

• arxiv url: http://arxiv.org/abs/2607.05590v1
• Date: Mon, 06 Jul 2026 19:41:50 GMT
• ステータス: 翻訳完了
• システム内更新日: 2026-07-08 21:24:51.310957
• Title: DBNN: Neural Spike Classification Using a Deep Binarized Neural Network
• Title（参考訳）: DBNN:Deep Binarized Neural Networkを用いたニューラルスパイク分類
• Abstract要約: 内蔵可能な脳-コンピュータインタフェースは、テレメトリの帯域幅と電力を削減するために、オンノードスパイクソートを必要とする。 本稿では,256個のニューロンを持つ2層隠れ層を有するハードウェア指向のディープバイナライズニューラルネットワーク(DBNN)スパイクソートシステムを提案する。 提案した分類器は、実装コストを削減するために16サンプルスパイク波形をコンパクトに動作させる。
• 参考スコア（独自算出の注目度）: 1.0036312061637764
• License: http://creativecommons.org/licenses/by/4.0/
• Abstract: Implantable brain-computer interfaces require on-node spike sorting to reduce telemetry bandwidth and power while maintaining reliable neural decoding. This paper presents a hardware-oriented deep binarized neural network (DBNN) spike-sorting system with two binarized hidden layers with 256 neurons and a fixed-point output layer to enable multiplier-free inference dominated by sign-controlled accumulation and bit-wise logic. The proposed classifier operates on compact 16-sample spike waveforms to reduce the implementation cost (16-256-256-3) and achieves a median classification accuracy of 98.7% on both synthetic and in-vivo datasets. An FPGA prototype on a Cyclone V device operates at 50 MHz and requires 528 cycles per spike, corresponding to a 0.01 ms compute latency, while consuming 828 ALMs and 1023 registers with zero DSP blocks. For ASIC feasibility, the DBNN is implemented using FreePDK45-based flow; synthesis in Synopsys Design Compiler indicates an estimated silicon area of 0.014 mm2 and an operating power of 122 nW at 20 kHz under a 1.1 V supply. These results demonstrate that the proposed DBNN spike sorter offers a favorable trade-off between accuracy and implementation cost, supporting low-power, implantable neural interfaces. Overall, the proposed DBNN spike sorter achieves high accuracy (98.7%) with extremely low hardware cost (0.014 mm2, 122 nW at 20 kHz) and multiplier-free operation, making it suitable for low-power, implantable neural interfaces. This paper introduces the first DBNN designed for real-time neural spike sorting, striking an excellent balance between input data size and network complexity.
• Abstract（参考訳）: 埋め込み可能な脳-コンピュータインタフェースは、信頼できるニューラルデコードを維持しながらテレメトリ帯域幅と電力を削減するために、オンノードスパイクソートを必要とする。 本稿では,256個のニューロンを持つ2層隠れ層と固定点出力層を有するハードウェア指向のディープバイナライズニューラルネットワーク(DBNN)スパイクソーシングシステムを提案する。 提案した分類器は16サンプルのスパイク波形を用いて実装コストを16-256-256-3に削減し、合成データセットと生存データセットの両方で98.7%の中央値の分類精度を実現する。 サイクロンVデバイス上のFPGAプロトタイプは50MHzで動作し、1スパイクあたり528サイクルが必要で、0.01msの計算遅延に対応し、828のALMと1023のレジスタをゼロのDSPブロックで消費する。 DBNN は FreePDK45 ベースのフローを用いて実装されており、Synopsys Design Compiler では 0.014 mm2 のシリコン領域と 122 nW の動作電力を 1.1 V の供給で表している。 これらの結果から,提案したDBNNスパイクソータは,低消費電力で組込み可能なニューラルインターフェースをサポートして,精度と実装コストのトレードオフを良好に実現できることが示唆された。 提案したDBNNスパイクソータは、ハードウェアコストが極端に低く(0.014 mm2, 122 nW at 20 kHz)、乗算器のない動作で高い精度(98.7%)を達成し、低消費電力で埋め込み可能なニューラルインターフェースに適している。 本稿では,実時間ニューラルスパイクソートのために設計されたDBNNについて紹介し,入力データサイズとネットワークの複雑さのバランスが良好であることを示す。

関連論文リスト

• SNNF: An SNN-based Near-Sensor Noise Filter for Dynamic Vision Sensors [3.2432462489026492]
  ダイナミックビジョンセンサー(DVS)は例外的なダイナミックレンジと低消費電力を示し、ビデオモノのインターネット(IoVT)におけるエッジアプリケーションに最適である。 本稿では,コンパクトなイベントベースバイナリ画像表現,並列メモリアーキテクチャ,単一層スパイキングニューラルネットワーク(SNN)を統合した近接センサBAノイズフィルタSNNFを提案する。 実装結果から、SNNFはメモリリソースとロジックリソースをそれぞれ11%と40%に削減し、毎秒29メガイベントのスループットを実現している(Meps)。
  論文  参考訳（メタデータ） (2026-05-03T15:35:05Z)
• Efficient Memristive Spiking Neural Networks Architecture with Supervised In-Situ STDP Method [0.0]
  時間的スパイクエンコーディングを備えたメムリスタベースのスパイキングニューラルネットワーク(SNN)は、超低エネルギー計算を可能にする。 本稿では,新しい教師付きin-situ学習アルゴリズムを用いて学習した回路レベルのメムリシブスパイクニューラルネットワーク(SNN)アーキテクチャを提案する。
  論文  参考訳（メタデータ） (2025-07-28T17:09:48Z)
• Event-based Neural Spike Detection Using Spiking Neural Networks for Neuromorphic iBMI Systems [6.5271882730600455]
  埋め込み可能な脳-機械インタフェース(iBMI)は、何千ものニューロンからワイヤレスで記録するように進化しているが、データ帯域幅、消費電力、インプラントサイズに課題に直面している。 本稿では、デルタ変調とパルスカウント変調によって生成されたイベントベースのニューラルデータを処理し、信号をスパースイベントに変換する新しいスパイキングニューラルネットワークスパイク検出器(SNN-SPD)を提案する。
  論文  参考訳（メタデータ） (2025-05-10T07:07:00Z)
• Architectural Exploration of Hybrid Neural Decoders for Neuromorphic Implantable BMI [5.76010717601678]
  本研究は、ニューロモルフィックな脳-機械界面(Neu-iBMI)のための効率的なデコードパイプラインを提供する。 スパイク検出器 (EvFilter-SPD) としても機能する可変イベントフィルタ (EvFilter) を導入し, それぞれ192X と 554X でデコードされたイベント数を著しく削減した。
  論文  参考訳（メタデータ） (2025-05-09T12:15:09Z)
• Neuromorphic Wireless Split Computing with Multi-Level Spikes [69.73249913506042]
  ニューロモルフィックコンピューティングは、スパイキングニューラルネットワーク(SNN)を使用して推論タスクを実行する。 スパイクニューロン間で交換される各スパイクに小さなペイロードを埋め込むことで、エネルギー消費を増大させることなく推論精度を高めることができる。 分割コンピューティング — SNNを2つのデバイスに分割する — は、有望なソリューションだ。 本稿では,マルチレベルSNNを用いたニューロモルフィック無線分割コンピューティングアーキテクチャの総合的研究について述べる。
  論文  参考訳（メタデータ） (2024-11-07T14:08:35Z)
• Spiker+: a framework for the generation of efficient Spiking Neural Networks FPGA accelerators for inference at the edge [49.42371633618761]
  Spiker+はFPGA上で、エッジでの推論のために効率よく、低消費電力で、低領域でカスタマイズされたSpking Neural Networks(SNN)アクセラレータを生成するためのフレームワークである。 Spiker+ は MNIST と Spiking Heidelberg Digits (SHD) の2つのベンチマークデータセットでテストされている。
  論文  参考訳（メタデータ） (2024-01-02T10:42:42Z)
• Data-Free Dynamic Compression of CNNs for Tractable Efficiency [46.498278084317704]
  構造化プルーニング手法は, 精度が大幅に低下することなく浮動小数点演算を低下させる可能性を示唆している。 HASTE(Hashing for Tractable Efficiency)は,データフリーでプラグイン・アンド・プレイのコンボリューションモジュールで,トレーニングや微調整なしにネットワークのテスト時間推論コストを瞬時に低減する。 CIFAR-10とImageNetでは46.72%のFLOPを1.25%の精度で削減した。
  論文  参考訳（メタデータ） (2023-09-29T13:09:40Z)
• LL-GNN: Low Latency Graph Neural Networks on FPGAs for High Energy Physics [45.666822327616046]
  本研究は,粒子検出器のための低グラフニューラルネットワーク(LL-GNN)設計のための新しい再構成可能なアーキテクチャを提案する。 LL-GNNの設計は、洗練されたアルゴリズムが実験データを効率的に処理できるようにすることで、次世代のトリガーシステムを進化させる。
  論文  参考訳（メタデータ） (2022-09-28T12:55:35Z)
• Sub-bit Neural Networks: Learning to Compress and Accelerate Binary Neural Networks [72.81092567651395]
  Sub-bit Neural Networks (SNN) は、BNNの圧縮と高速化に適した新しいタイプのバイナリ量子化設計である。 SNNは、微細な畳み込みカーネル空間におけるバイナリ量子化を利用するカーネル対応最適化フレームワークで訓練されている。 ビジュアル認識ベンチマークの実験とFPGA上でのハードウェア展開は、SNNの大きな可能性を検証する。
  論文  参考訳（メタデータ） (2021-10-18T11:30:29Z)
• ANNETTE: Accurate Neural Network Execution Time Estimation with Stacked Models [56.21470608621633]
  本稿では,アーキテクチャ検索を対象ハードウェアから切り離すための時間推定フレームワークを提案する。 提案手法は,マイクロカーネルと多層ベンチマークからモデルの集合を抽出し,マッピングとネットワーク実行時間推定のためのスタックモデルを生成する。 生成した混合モデルの推定精度と忠実度, 統計モデルとルーフラインモデル, 評価のための洗練されたルーフラインモデルを比較した。
  論文  参考訳（メタデータ） (2021-05-07T11:39:05Z)
• Multi-Tones' Phase Coding (MTPC) of Interaural Time Difference by Spiking Neural Network [68.43026108936029]
  雑音の多い実環境下での正確な音像定位のための純粋スパイクニューラルネットワーク(SNN)に基づく計算モデルを提案する。 このアルゴリズムを,マイクロホンアレイを用いたリアルタイムロボットシステムに実装する。 実験の結果, 平均誤差方位は13度であり, 音源定位に対する他の生物学的に妥当なニューロモルフィックアプローチの精度を上回っていることがわかった。
  論文  参考訳（メタデータ） (2020-07-07T08:22:56Z)
• Hardware Implementation of Spiking Neural Networks Using Time-To-First-Spike Encoding [5.709318189772638]
  ハードウェアベースのスパイクニューラルネットワーク(SNN)は、認知コンピューティングシステムの有望な候補と見なされている。 本研究では, 時間的バックプロパゲーションを用いた情報伝達を行うSNNを訓練する。 512個の隠れニューロンを持つ時間的に符号化されたSNNは、MNISTテストセットの96.90%の精度を示した。
  論文  参考訳（メタデータ） (2020-06-09T03:31:15Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。