論文の概要: Error correction on an array of superconducting qubits with defective components
- arxiv url: http://arxiv.org/abs/2607.12118v1
- Date: Mon, 13 Jul 2026 19:53:50 GMT
- ステータス: 翻訳完了
- システム内更新日: 2026-07-15 17:08:29.959636
- Title: Error correction on an array of superconducting qubits with defective components
- Title（参考訳）: 欠陥成分をもつ超伝導量子ビットのアレイ上の誤差補正
- Abstract要約: 我々は,120個の超伝導量子ビットからなる2乗格子配列からなる量子プロセッサ上で,距離5曲面符号を演算するための戦略を実装し,比較する。
性能の低いコンポーネントを除いたメモリ実験において,論理誤差の確率を劇的に低減することを示す。
- 参考スコア（独自算出の注目度）: 1.1235145048383497
- License: http://creativecommons.org/licenses/by/4.0/
- Abstract: A solid-state quantum-computing architecture will require the fabrication of arrays of many coupled qubits. It is inevitable that this process will produce qubits and couplers with varying performance, with some components underperforming due to imperfect fabrication. Quantum error-correction requires high-performing components and hence these defects must be dealt with, either by adapting the code to exclude the defects, or by informing the decoder to accommodate defects in post-processing. Here we implement and compare strategies to operate distance-5 surface codes on a quantum processor consisting of a square-lattice array of 120 superconducting qubits. We demonstrate a dramatic reduction in the probability of a logical error in a memory experiment by excluding underperforming components, compared with both a standard approach of ignoring defects, and a defect-aware decoding approach. We observe up to 2.8X improvement in logical errors per round when excluding defects compared with the standard defect-ignorant approach (1.62% compared to 4.49%). In contrast, defect-aware decoding gives only modest gains. Defects are also expected to be particularly harmful for measurement-based logical operations. Using a stability experiment we show that excluding defects resurrects measurement-based logic gate performance, observing a 6.3% per-round suppression of failure rate when excluding defects, compared to zero suppression otherwise. Furthermore, we show a further substantial decrease in logical errors when using leakage post-selection in combination with our defect exclusion strategies, resulting in a distance-5 code outperforming the best distance-3 in one basis. Our experiments therefore give a proof-of-principle demonstration of the essential utility of defect exclusion methods in the scale-up of solid-state quantum computing approaches.
- Abstract（参考訳）: 固体量子計算アーキテクチャでは、多くの結合量子ビットの配列を作る必要がある。
このプロセスは様々な性能のキュービットとカプラを発生させ、一部の部品は不完全な製造により性能が低下する。
量子エラー訂正は高いパフォーマンスのコンポーネントを必要とするため、これらの欠陥は欠陥を取り除くためにコードを適用するか、あるいは後処理の欠陥に対応するようにデコーダに通知する必要がある。
ここでは,120個の超伝導量子ビットからなる2乗格子配列からなる量子プロセッサ上で,距離5曲面符号を演算するための戦略を実装し,比較する。
本稿では、欠陥を無視する標準的なアプローチと欠陥認識復号法の両方と比較して、性能の低いコンポーネントを除外し、メモリ実験における論理誤差の確率を劇的に減少させることを示す。
欠陥を除いた場合の1ラウンドあたりの論理誤差の最大2.8倍の改善(4.49%に比べて1.62%)を観察した。
対照的に、欠陥認識の復号化は控えめな利得しか与えない。
また、欠陥は測定に基づく論理演算に特に有害であると予想されている。
安定性実験を用いて, 欠陥を除いた場合の故障率の6.3%を観測し, 測定に基づく論理ゲート性能を回復させることを示した。
さらに, リーク後選択と欠陥排除戦略を併用して論理的誤りが大幅に減少し, その結果, 距離5符号が1つの基準で最良距離3より優れることがわかった。
そこで本実験では, ソリッドステート量子コンピューティング手法のスケールアップにおいて, 欠陥排除法の本質的有用性を示す実証実験を行った。
関連論文リスト
- Error Correction of Beamsplitter-Generated Entangled GKP States [56.80803785296797]
有望なボソニックコードは、Gottesman-Kitaev-Preskill (GKP)コードである。
ビームスプリッタ上にグリッド構造を持つが論理情報を持たない2つのクヌート状態に干渉することにより、GKP量子ビットの絡み合った状態を生成する。
我々は,平均忠実度69%のベル状態をすべて生成し,量子誤差補正を用いて絡み合った状態寿命の延長を示す。
論文 参考訳（メタデータ） (2026-05-08T17:01:19Z) - A biased-erasure cavity qubit with hardware-efficient quantum error detection [19.031335768368475]
消去量子ビットは、その緩和しきい値要求のために量子誤差の補正に有用である。
単一マイクロ波キャビティの真空および2光子フォック状態に符号化されたハードウェア効率の偏光量子ビットを実現する。
論文 参考訳（メタデータ） (2026-01-29T12:19:59Z) - Echo Cross Resonance gate error budgeting on a superconducting quantum processor [0.0]
本稿では,32量子ビットの超伝導量子コンピュータ上でのネイティブ2量子ビット演算の誤差予算化手法を提案する。
2つのキュービット演算のエラー率の平均3.7倍は、16キュービットの連鎖で示される。
それまでの性能が低かったキュービット対では、最大の改善が見られた。
論文 参考訳（メタデータ） (2026-01-28T10:31:35Z) - Fault-Tolerant Quantum Error Correction: Implementing Hamming-Based Codes with Advanced Syndrome Extraction Techniques [0.0]
インテリジェントアンシラ管理は、標準的なアプローチと比較して最大2.4$times$のエラー抑制を改善する。
我々の実装は、現実的な雑音条件下での論理誤差率を5.1×10-5$まで低くする。
これらの結果は、短期量子デバイスに即座にデプロイ可能なツールを提供する。
論文 参考訳（メタデータ） (2026-01-10T00:10:52Z) - Fast Flux-Activated Leakage Reduction for Superconducting Quantum
Circuits [84.60542868688235]
量子ビット実装のマルチレベル構造から生じる計算部分空間から漏れること。
パラメトリックフラックス変調を用いた超伝導量子ビットの資源効率向上のためのユニバーサルリーク低減ユニットを提案する。
繰り返し重み付け安定化器測定におけるリーク低減ユニットの使用により,検出されたエラーの総数を,スケーラブルな方法で削減できることを実証した。
論文 参考訳（メタデータ） (2023-09-13T16:21:32Z) - Model-based Optimization of Superconducting Qubit Readout [59.992881941624965]
超伝導量子ビットに対するモデルベース読み出し最適化を実証する。
我々は,残共振器光子から500nsの終端長と最小限の過剰リセット誤差で,キュービット当たり1.5%の誤差を観測した。
この技術は数百のキュービットに拡張でき、エラー訂正コードや短期アプリケーションの性能を高めるために使用される。
論文 参考訳（メタデータ） (2023-08-03T23:30:56Z) - Codesign of quantum error-correcting codes and modular chiplets in the presence of defects [3.9145409368937867]
製造エラーは、固体量子デバイスをフォールトトレラントアプリケーションに必要なサイズにスケールアップする際の課題となる。
我々は、任意に分散した欠陥を持つキュービットアレイに適応した表面コードをシミュレートし、欠陥が忠実性にどう影響するかを特徴付けるメトリクスを見つける。
欠陥率と目標忠実度に基づいて最適なチップレットサイズを選択することは、欠陥による追加のエラー修正オーバーヘッドを制限するのに不可欠である。
論文 参考訳（メタデータ） (2023-04-29T01:06:52Z) - Suppressing quantum errors by scaling a surface code logical qubit [147.2624260358795]
複数のコードサイズにわたる論理量子ビット性能のスケーリングの測定について報告する。
超伝導量子ビット系は、量子ビット数の増加による追加誤差を克服するのに十分な性能を有する。
量子誤り訂正は量子ビット数が増加するにつれて性能が向上し始める。
論文 参考訳（メタデータ） (2022-07-13T18:00:02Z) - Fault-tolerant parity readout on a shuttling-based trapped-ion quantum
computer [64.47265213752996]
耐故障性ウェイト4パリティチェック測定方式を実験的に実証した。
フラグ条件パリティ測定の単発忠実度は93.2(2)%である。
このスキームは、安定化器量子誤り訂正プロトコルの幅広いクラスにおいて必須な構成要素である。
論文 参考訳（メタデータ） (2021-07-13T20:08:04Z) - Exponential suppression of bit or phase flip errors with repetitive
error correction [56.362599585843085]
最先端の量子プラットフォームは通常、物理的エラーレートが10～3ドル近くである。
量子誤り訂正(QEC)は、多くの物理量子ビットに量子論理情報を分散することで、この分割を橋渡しすることを約束する。
超伝導量子ビットの2次元格子に埋め込まれた1次元繰り返し符号を実装し、ビットまたは位相フリップ誤差の指数的抑制を示す。
論文 参考訳（メタデータ） (2021-02-11T17:11:20Z) - Fault-Tolerant Operation of a Quantum Error-Correction Code [1.835073691235972]
量子誤り訂正は、脆弱な量子情報をより大きな量子系に符号化することによって保護する。
フォールトトレラント回路は論理量子ビットを操作しながらエラーの拡散を含む。
我々は,現在の量子システムにおいて,フォールトトレラント回路が高精度な論理プリミティブを実現することを示す。
論文 参考訳（メタデータ） (2020-09-24T04:31:38Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。