論文の概要: Gen-TAS: A Generative AI-Aided Hardware-Software Task Allocation Framework for FPGA-GPP Heterogeneous Systems

• arxiv url: http://arxiv.org/abs/2608.28160v1
• Date: Fri, 28 Aug 2026 10:20:07 GMT
• ステータス: 翻訳完了
• システム内更新日: 2026-08-31 17:16:04.273252
• Title: Gen-TAS: A Generative AI-Aided Hardware-Software Task Allocation Framework for FPGA-GPP Heterogeneous Systems
• Title（参考訳）: Gen-TAS:FPGA-GPP異種システムのためのAI支援ハードウェアソフトタスク割り当てフレームワーク
• Abstract要約: Gen-TASは、ユーザ固有のFPGA-GPPタスクアロケーションのための知識ベースLLMフレームワークである。 特定の目的に合わせて複数の説明可能な戦略を生成する。 複数のLLMにわたるCNNおよびSDRワークロードの実験は、安定した要求駆動のアロケーションを示している。
• 参考スコア（独自算出の注目度）: 0.0
• License: http://creativecommons.org/licenses/by/4.0/
• Abstract: FPGA-GPP heterogeneous systems combine software flexibility with the performance and energy efficiency of reconfigurable hardware. However, determining which application tasks should execute on the GPP or FPGA requires extensive expertise and design-space exploration, particularly when user objectives vary across latency, communication, resource utilisation, and power. This paper proposes Gen-TAS, a knowledge-grounded LLM framework for user-specific FPGA-GPP task allocation. By combining task-graph analysis with RAG, Gen-TAS grounds LLM reasoning in historical implementation knowledge and generates multiple explainable strategies tailored to the specified objectives. Human-in-the-loop selection and a deterministic backend connect LLM-generated decisions to reproducible FPGA SoC implementations. Experiments on CNN and SDR workloads across multiple LLMs demonstrate stable, requirement-driven allocation. Under latency-oriented objectives, implementations following the selected strategies achieve speedups of up to 2.45$\times$ and 92.53$\times$, respectively, relative to the corresponding all-GPP baselines while other objectives select strategies that trade some acceleration performance for FPGA-GPP communication, resource utilisation, or FPGA power.
• Abstract（参考訳）: FPGA-GPPヘテロジニアスシステムは、ソフトウェア柔軟性と再構成可能なハードウェアの性能とエネルギー効率を組み合わせる。 しかしながら、GPPやFPGA上で実行すべきアプリケーションタスクを決定するには、特にレイテンシ、通信、リソース利用、電力など、ユーザの目的が異なる場合に、広範な専門知識と設計空間の探索が必要である。 本稿では,ユーザ固有のFPGA-GPPタスクアロケーションのための知識ベースLLMフレームワークであるGen-TASを提案する。 タスクグラフ解析とRAGを組み合わせることで、Gen-TASは歴史的実装知識にLCM推論を適用し、指定された目的に合わせて複数の説明可能な戦略を生成する。 ヒューマン・イン・ザ・ループ選択と決定論的バックエンドは、LLM生成決定を再現可能なFPGA SoC実装に接続する。 複数のLLMにわたるCNNおよびSDRワークロードの実験は、安定した要求駆動のアロケーションを示している。 遅延指向の目的の下では、選択された戦略に従う実装は、対応する全GPPベースラインに対して最大2.45$\times$と92.53$\times$のスピードアップを達成する一方、他の目的はFPGA-GPP通信、リソース利用、FPGAパワーのためにいくつかの加速性能を交換する戦略を選択する。

関連論文リスト

• Towards Autonomous Accelerator Design: FPGA Accelerator Generation with SECDA [0.5133143243716792]
  SECDA-DSEは、大規模言語モデルをSECDAエコシステムに統合し、設計空間探索をガイドするフレームワークである。 これは、FPGAハードウェア上で正常に合成および実行されるSECDA準拠のアクセラレータ設計を生成する。
  論文  参考訳（メタデータ） (2026-06-09T17:14:44Z)
• TL-GRPO: Turn-Level RL for Reasoning-Guided Iterative Optimization [97.18886232580131]
  大規模言語モデルは、ツール統合による複雑なタスクにおいて強力な推論能力を示している。 そこで我々はターンレベルグループサンプリングを行う軽量RLアルゴリズムであるTurn-Level GRPOを提案する。
  論文  参考訳（メタデータ） (2026-01-23T06:21:33Z)
• KANELÉ: Kolmogorov-Arnold Networks for Efficient LUT-based Evaluation [2.3420342129506424]
  KanEL は、FPGA デプロイメントのために Kolmogorov-Arnold Networks (KAN) のユニークな特性を利用するフレームワークである。 FPGA上でkanを実装するための最初の体系的設計フローを示す。 結果は2700倍のスピードアップと桁違いのリソース節約を示す。
  論文  参考訳（メタデータ） (2025-12-14T21:29:10Z)
• Implémentation Efficiente de Fonctions de Convolution sur FPGA à l'Aide de Blocs Paramétrables et d'Approximations Polynomiales [0.3966519779235704]
  フィールドプログラマブルゲートアレイ(FPGA)に畳み込みニューラルネットワーク(CNN)を実装することが、GPUに代わる有望な選択肢として浮上している。 本稿では、FPGAの実装を最適化し、利用可能なリソースに適応するために設計された畳み込みブロックのライブラリを提案する。 また、FPGA資源利用を予測する数学的モデルを開発するための方法論的フレームワークを提案する。
  論文  参考訳（メタデータ） (2025-10-03T15:58:20Z)
• GEPA: Reflective Prompt Evolution Can Outperform Reinforcement Learning [106.98018881499362]
  GEPA(Genetic-Pareto)は、自然言語を徹底的に組み込んで、試行錯誤から高度なルールを学ぶプロンプトである。 GEPAはシステムレベルの軌跡(推論、ツールコール、ツールアウトプットなど)をサンプリングし、自然言語でそれらを反映して問題を診断する。 ほんの数回だけロールアウトしても、大きな品質向上に繋がることが多い。
  論文  参考訳（メタデータ） (2025-07-25T17:42:32Z)
• FPGA-based Acceleration for Convolutional Neural Networks: A Comprehensive Review [3.7810245817090906]
  畳み込みニューラルネットワーク(CNN)は、ディープラーニングの基本であり、さまざまなドメインにわたるアプリケーションを駆動する。 本稿では、CNN用に特別に設計されたFPGAベースのハードウェアアクセラレータの包括的なレビューを提供する。
  論文  参考訳（メタデータ） (2025-05-04T04:03:37Z)
• ResBench: Benchmarking LLM-Generated FPGA Designs with Resource Awareness [7.3895963946365795]
  大規模言語モデル(LLM)は、HDL生成のための有望なツールとして登場した。 LLMベースのコード生成のための既存のベンチマークは、ハードウェアリソースの使用状況を見越しながら、機能的正確性に重点を置いている。 我々は、資源最適化と非効率なLLM生成HDLコードの区別のために設計された最初のリソース中心のベンチマークであるResBenchを紹介する。
  論文  参考訳（メタデータ） (2025-03-11T18:54:17Z)
• Improving Retrieval-Augmented Generation through Multi-Agent Reinforcement Learning [88.55095746156428]
  Retrieval-augmented Generation (RAG) は、外部知識を大規模言語モデルに組み込むために広く利用されている。 標準的なRAGパイプラインは、クエリ書き換え、文書検索、文書フィルタリング、回答生成など、いくつかのコンポーネントで構成されている。 本稿では,複数コンポーネントからなる複雑なRAGパイプラインを多エージェント協調作業として扱うことを提案する。
  論文  参考訳（メタデータ） (2025-01-25T14:24:50Z)
• AdaLog: Post-Training Quantization for Vision Transformers with Adaptive Logarithm Quantizer [54.713778961605115]
  Vision Transformer (ViT) はコンピュータビジョンコミュニティにおいて最も普及しているバックボーンネットワークの1つである。 本稿では,AdaLog(Adaptive Logarithm AdaLog)量子化器を提案する。
  論文  参考訳（メタデータ） (2024-07-17T18:38:48Z)
• Enhancing Dropout-based Bayesian Neural Networks with Multi-Exit on FPGA [20.629635991749808]
  本稿では,フィールドプログラマブルゲートアレイ(FPGA)ベースのアクセラレータを効率よく生成するアルゴリズムとハードウェアの共同設計フレームワークを提案する。 アルゴリズムレベルでは、計算とメモリのオーバーヘッドを低減した、新しいマルチエグジット・ドロップアウトベースのベイズNNを提案する。 ハードウェアレベルでは,提案する効率的なベイズNNのためのFPGAベースのアクセラレータを生成するための変換フレームワークを提案する。
  論文  参考訳（メタデータ） (2024-06-20T17:08:42Z)
• Understanding the Potential of FPGA-Based Spatial Acceleration for Large Language Model Inference [11.614722231006695]
  数十億のパラメータを誇った大規模言語モデル(LLM)は、推論ワークロードの効率的なデプロイに対する大きな需要を生み出している。 本稿では,FPGA上でのLLM推論におけるモデル固有空間加速度の実現可能性と可能性について検討する。
  論文  参考訳（メタデータ） (2023-12-23T04:27:06Z)
• Reconfigurable Distributed FPGA Cluster Design for Deep Learning Accelerators [59.11160990637615]
  エッジコンピューティングアプリケーション用に設計された低消費電力組み込みFPGAに基づく分散システムを提案する。 提案システムは,様々なニューラルネットワーク(NN)モデルを同時に実行し,パイプライン構造にグラフを配置し,NNグラフの最も計算集約的な層により大きなリソースを手動で割り当てる。
  論文  参考訳（メタデータ） (2023-05-24T16:08:55Z)
• Energy-efficient Task Adaptation for NLP Edge Inference Leveraging Heterogeneous Memory Architectures [68.91874045918112]
  Adapter-ALBERTは、様々なタスクにわたる最大データ再利用のための効率的なモデル最適化である。 検証されたNLPエッジアクセラレータ上でシミュレーションを行うことにより、モデルを不均一なオンチップメモリアーキテクチャにマッピングする利点を実証する。
  論文  参考訳（メタデータ） (2023-03-25T14:40:59Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。