論文の概要: Designs from magic-augmented Clifford circuits

• arxiv url: http://arxiv.org/abs/2507.02828v1
• Date: Thu, 03 Jul 2025 17:41:03 GMT
• ステータス: 翻訳完了
• システム内更新日: 2025-07-04 15:37:16.779966
• Title: Designs from magic-augmented Clifford circuits
• Title（参考訳）: マジック強化クリフォード回路の設計
• Authors: Yuzhen Zhang, Sagar Vijay, Yingfei Gu, Yimu Bao,
• Abstract要約: 我々は、浅いクリフォード回路が近似ユニタリおよび状態$k$-designsを$epsilon$ relative errorで生成できることを証明した。 所要のマジックゲート数は、有界加法誤差を持つ$k$-designsを考えるとパラメトリックに減少する。
• 参考スコア（独自算出の注目度）: 1.5937802651366269
• License: http://creativecommons.org/licenses/by/4.0/
• Abstract: We introduce magic-augmented Clifford circuits -- architectures in which Clifford circuits are preceded and/or followed by constant-depth circuits of non-Clifford (``magic") gates -- as a resource-efficient way to realize approximate $k$-designs, with reduced circuit depth and usage of magic. We prove that shallow Clifford circuits, when augmented with constant-depth circuits of magic gates, can generate approximate unitary and state $k$-designs with $\epsilon$ relative error. The total circuit depth for these constructions on $N$ qubits is $O(\log (N/\epsilon)) +2^{O(k\log k)}$ in one dimension and $O(\log\log(N/\epsilon))+2^{O(k\log k)}$ in all-to-all circuits using ancillas, which improves upon previous results for small $k \geq 4$. Furthermore, our construction of relative-error state $k$-designs only involves states with strictly local magic. The required number of magic gates is parametrically reduced when considering $k$-designs with bounded additive error. As an example, we show that shallow Clifford circuits followed by $O(k^2)$ single-qubit magic gates, independent of system size, can generate an additive-error state $k$-design. We develop a classical statistical mechanics description of our random circuit architectures, which provides a quantitative understanding of the required depth and number of magic gates for additive-error state $k$-designs. We also prove no-go theorems for various architectures to generate designs with bounded relative error.
• Abstract（参考訳）: 我々は、クリーフォード回路が先行するアーキテクチャと/または非クリーフォード(`magic")ゲートの一定深度回路を、回路深度とマジックの使用を低減し、近似的な$kの設計を実現するための資源効率のよい方法として導入する。 浅部クリフォード回路は、マジックゲートの一定の深さの回路で拡張されると、近似ユニタリおよび状態の$k$-designsを$\epsilon$相対誤差で生成できることを示す。 N$ qubits 上のこれらの構成の総回路深さは、一次元で$O(\log (N/\epsilon)) +2^{O(k\log k)}$と、アンシラを用いて全回路で$O(\log\log(N/\epsilon))+2^{O(k\log k)}$である。 さらに、相対エラー状態$k$-designsの構築には、厳密なローカルマジックを持つ状態のみが含まれます。 所要のマジックゲート数は、有界加法誤差を持つ$k$-designsを考えるとパラメトリックに減少する。 例えば、浅いクリフォード回路に、システムサイズに依存しない$O(k^2)$シングルキュービットマジックゲートが続くと、加算エラー状態の$k$-designが生成される。 提案するランダム回路アーキテクチャの古典的統計力学記述法を考案し,加算エラー状態$k$-designsに必要な深さとマジックゲートの数について定量的に理解する。 また、様々なアーキテクチャが有界な相対誤差を持つ設計を生成するためのノーゴー定理も証明する。

関連論文リスト

• Quantum Codes with Addressable and Transversal Non-Clifford Gates [8.194994143531677]
  我々は、$textitaddressable$ logical gateを誘導するゲートをサポートするコードを研究する。 我々は、$textitaddressable と $ell neq 2$ gates で量子コードを構築するフォーマリズムを開発する。
  論文  参考訳（メタデータ） (2025-02-03T22:24:34Z)
• Targeted Clifford logical gates for hypergraph product codes [61.269295538188636]
  ハイパーグラフ製品コードのための論理ゲートを明示的に構築する。 具体的な例として、$[[18,2,3]]$トーリック符号に対して論理回路を与える。
  論文  参考訳（メタデータ） (2024-11-26T02:32:44Z)
• Constant-depth circuits for Boolean functions and quantum memory devices using multi-qubit gates [40.56175933029223]
  本稿では,一様制御ゲート実装のための2種類の定数深度構造を提案する。 我々は、リードオンリーおよびリードライトメモリデバイスの量子対数に対して、一定の深さの回路を得る。
  論文  参考訳（メタデータ） (2023-08-16T17:54:56Z)
• Learning efficient decoders for quasi-chaotic quantum scramblers [3.823356975862005]
  我々は,スクランブラーの知識がなくても,スクランブラー情報の検索が可能であることを示す。 古典デコーダは、ランダムなユニタリによってスクランブルされた情報の1つを忠実に検索することができる。 結果は古典的な形で量子ユニタリの正則性を学ぶことができることを示している。
  論文  参考訳（メタデータ） (2022-12-21T20:19:53Z)
• CNOT circuits need little help to implement arbitrary Hadamard-free Clifford transformations they generate [5.672898304129217]
  アダマール自由クリフォード変換(Adamard-free Clifford transformation)は、量子相(P)、CZ、CNOTゲートからなる回路である。 本稿では,ゲートの絡み合いによる回路深さの最小化とデコヒーレンスによるノイズ低減に着目した。
  論文  参考訳（メタデータ） (2022-10-28T15:04:55Z)
• Learning quantum circuits of some $T$ gates [10.609715843964263]
  クリフォード群以外の回路を扱う方法は不明である。 本稿では,$T$-depth 1回路の出力状態が,フルT$-rankを安定化器擬似混合器で表すことができることを示す。
  論文  参考訳（メタデータ） (2021-06-23T16:43:01Z)
• SAT-based Circuit Local Improvement [77.36158507255637]
  正確な回路サイズを見つけることは、実際よく知られた最適化問題である。 与えられた回路の周りのボール内の小さな回路を検索します。 各種対称関数を用いた実験結果について報告する。
  論文  参考訳（メタデータ） (2021-02-19T16:01:50Z)
• Halving the width of Toffoli based constant modular addition to n+3 qubits [69.43216268165402]
  本稿では,Toffoli ゲートの深さが $mathcalO(n)$ の固定モジュラ加算を行う演算回路を提案する。 これは、最先端のToffoliベースの定数モジュラー加算器の幅と比較して2倍の改善である。
  論文  参考訳（メタデータ） (2021-02-06T17:07:48Z)
• Constant depth fault-tolerant Clifford circuits for multi-qubit large block codes [2.3513645401551333]
  本稿では,Calderbank-Shor-Steane $[![n,k,d ]!]$(CSS)符号とその論理FTクリフォード回路について述べる。 任意の論理クリフォード回路の深さは、Knill または Steane 症候群測定回路を介して、$O(1)$ step emphin-situ においてフォールトトレラント的に実装可能であることを示す。
  論文  参考訳（メタデータ） (2020-03-27T11:07:16Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。