論文の概要: Compilation Pipeline for Predicting Algorithmic Break-Even in an Early-Fault-Tolerant Surface Code Architecture
- arxiv url: http://arxiv.org/abs/2511.20947v1
- Date: Wed, 26 Nov 2025 00:52:53 GMT
- ステータス: 翻訳完了
- システム内更新日: 2025-11-27 18:37:58.911399
- Title: Compilation Pipeline for Predicting Algorithmic Break-Even in an Early-Fault-Tolerant Surface Code Architecture
- Title（参考訳）: アーリーフォールトトレラントなサーフェスコードアーキテクチャにおけるアルゴリズム破断予測のためのコンパイルパイプライン
- Authors: Tianyi Hao, Joseph Sullivan, Sivaprasad Omanakuttan, Michael A. Perlin, Ruslan Shaydulin,
- Abstract要約: 本研究では,曲面符号上で格子演算を行う物理回路に論理アルゴリズムをコンパイルするパイプラインを開発する。
このパイプラインを使用して、短期量子ハードウェアでアルゴリズムのブレークフェアを達成するための要件を特定します。
我々の研究は、早期のフォールトトレラントなサーフェスコードアーキテクチャのためのエンドツーエンドコンパイラへの道を開いた。
- 参考スコア（独自算出の注目度）: 1.0642813957137112
- License: http://creativecommons.org/licenses/by/4.0/
- Abstract: Recent experimental progress in realizing surface code on hardware, including demonstrations of break-even logical memory on devices with up to hundreds of physical qubits, has materially advanced the prospects for fault-tolerant quantum computation. This progress creates urgency for the development of compilation workflows that directly target the forthcoming generation of devices with thousands of physical qubits, for which algorithm execution becomes practical. We develop a pipeline for compiling logical algorithms to physical circuits implementing lattice surgery on the surface code, and use this pipeline to identify the requirements for achieving algorithmic break-even -- where quantum error correction improves the performance of a quantum algorithm -- for two prominent quantum algorithms: the quantum approximate optimization algorithm (QAOA) and quantum phase estimation (QPE). Our pipeline integrates several open-source software tools, and leverages recent advances in error-aware unitary gate synthesis, high-fidelity magic state production, and the calculation of correlation surfaces in the surface code. We perform classical simulations of physical Clifford proxy circuits produced by our pipeline, and find that both 5-qubit QAOA and QPE can reach algorithmic break-even with 2517 physical qubits (surface code distance $d=11$) at physical error rates of $p=10^{-3}$, or 1737 physical qubits ($d=9$) at $p=5\times 10^{-4}$. Our work thereby identifies conditions for achieving algorithmic break-even with near-term quantum hardware and paves the way towards an end-to-end compiler for early-fault-tolerant surface code architectures.
- Abstract（参考訳）: ハードウェア上でのサーフェスコードの実現に関する最近の実験的進歩は、数百の物理量子ビットを持つデバイス上でのブレーク・エクイティ論理メモリのデモを含む、フォールトトレラントな量子計算の見通しを大幅に前進させてきた。
この進歩により、何千もの物理キュービットを持つ次世代デバイスを直接ターゲットとするコンパイルワークフローの開発が緊急になり、アルゴリズムの実行が現実的になる。
本研究では,量子近似最適化アルゴリズム (QAOA) と量子位相推定アルゴリズム (QPE) の2つの代表的な量子アルゴリズムに対して,論理アルゴリズムを表面符号上に格子演算を実装した物理回路にコンパイルするパイプラインを開発し,このパイプラインを用いて,量子誤差補正により量子アルゴリズムの性能が向上するアルゴリズム的ブレークフェアを達成するための要件を特定する。
我々のパイプラインは、いくつかのオープンソースソフトウェアツールを統合し、エラー対応のユニタリゲート合成、高忠実度マジック状態生成、および表面コードにおける相関面の計算の最近の進歩を活用している。
我々は,パイプラインが生成する物理クリフォードプロキシ回路の古典的なシミュレーションを行い,2517個の物理量子ビット(地上符号距離$d=11$)または1737個の物理量子ビット$p=5\times 10^{-4}$の物理誤り率で,5量子ビットQAOAとQPEの両方がアルゴリズム的ブレークフェアに達することを発見した。
そこで本研究は,短期量子ハードウェアでアルゴリズムのブレークフェアを実現するための条件を特定し,早期のフォールトトレラントなサーフェスコードアーキテクチャのためのエンドツーエンドコンパイラへの道を開く。
関連論文リスト
- Towards Efficient Verification of Computation in Quantum Devices [12.146871607856037]
量子プロセストモグラフィーのような従来の量子デバイスを包括的に検証する手法は、計算資源の指数的な増加のため、重大な制限に直面している。
本稿では,層状割り込み可能な量子回路モデルに着目し,ハードウェア上の計算構造について検討する。
提案手法は,O(d2 t log (n/delta))$の時間的複雑さで回路を完全に再構築し,少なくとも1-delta$の確率で成功を保証している。
提案手法は,量子デバイスにおける計算の完全検証に要する時間を大幅に短縮し,問題サイズの二重対数スケーリングを実現する。
論文 参考訳（メタデータ） (2025-08-01T02:10:06Z) - Resource Analysis of Low-Overhead Transversal Architectures for Reconfigurable Atom Arrays [38.6948808036416]
本稿では,大規模フォールトトレラント量子アルゴリズムのレイアウトと資源推定をサポートする低オーバヘッドアーキテクチャを提案する。
2048ビットのRSAファクタリングは5.6日で19万キュービットで実行でき、QECサイクルは1ミリ秒である。
論文 参考訳（メタデータ） (2025-05-21T18:00:18Z) - Diversity Methods for Improving Convergence and Accuracy of Quantum Error Correction Decoders Through Hardware Emulation [0.46873264197900916]
本稿では,ソフトウェアモデルの代わりに実際のハードウェアを用いて,量子誤り訂正デコーダの評価を行うハードウェアエミュレータを提案する。
エミュレータは、150MHzで動作する1つのFPGAデバイスで、20日で1013ドルの異なるエラーパターンを探索することができる。
Intel Core i9に128GBのRAMを搭載した最適化されたC++ソフトウェアは、同様の結果を得るのに1年以上かかる。
論文 参考訳（メタデータ） (2025-04-01T20:04:27Z) - Route-Forcing: Scalable Quantum Circuit Mapping for Scalable Quantum Computing Architectures [41.39072840772559]
Route-Forcingは量子回路マッピングアルゴリズムで、平均スピードアップが3.7Times$であることを示している。
本稿では、最先端のスケーラブルな手法と比較して平均3.7倍の高速化を示す量子回路マッピングアルゴリズムを提案する。
論文 参考訳（メタデータ） (2024-07-24T14:21:41Z) - Quantum Compiling with Reinforcement Learning on a Superconducting Processor [55.135709564322624]
超伝導プロセッサのための強化学習型量子コンパイラを開発した。
短絡の新規・ハードウェア対応回路の発見能力を示す。
本研究は,効率的な量子コンパイルのためのハードウェアによるソフトウェア設計を実証する。
論文 参考訳（メタデータ） (2024-06-18T01:49:48Z) - A Fast and Adaptable Algorithm for Optimal Multi-Qubit Pathfinding in Quantum Circuit Compilation [0.0]
この研究は、量子回路のコンパイルマッピング問題における臨界サブルーチンとして、マルチキュービットパスフィンディングに焦点を当てている。
本稿では,回路SWAPゲート深さに対して量子ハードウェア上で量子ビットを最適にナビゲートする二進整数線形計画法を用いてモデル化したアルゴリズムを提案する。
我々は、様々な量子ハードウェアレイアウトのアルゴリズムをベンチマークし、計算ランタイム、解SWAP深さ、累積SWAPゲート誤差率などの特性を評価した。
論文 参考訳（メタデータ） (2024-05-29T05:59:15Z) - Early Fault-Tolerant Quantum Computing [0.0]
我々は,早期フォールトトレラント量子コンピューティング(EFTQC)アーキテクチャの性能評価モデルを開発した。
位相推定の標準的なタスクでは、適度なスケーラビリティと100万以上の物理量子ビットを使用すると、量子コンピュータのリーチ'を拡張できることが示される。
論文 参考訳（メタデータ） (2023-11-24T19:12:47Z) - Constant-Overhead Fault-Tolerant Quantum Computation with Reconfigurable
Atom Arrays [5.542275446319411]
再構成可能な原子配列上の高速qLDPC符号を用いて、フォールトトレラントな量子計算を行うハードウェア効率の手法を提案する。
本研究は,qLDPC符号を用いた低オーバヘッド量子コンピューティングの実用化への道を開くものである。
論文 参考訳（メタデータ） (2023-08-16T19:47:17Z) - Optimizing quantum gates towards the scale of logical qubits [78.55133994211627]
量子ゲート理論の基本的な前提は、量子ゲートはフォールトトレランスの誤差閾値を超えることなく、大きなプロセッサにスケールできるということである。
ここでは、このような問題を克服できる戦略について報告する。
我々は、68個の周波数可変ビットの周波数軌跡をコレオグラフィーして、超伝導エラー中に単一量子ビットを実行することを示した。
論文 参考訳（メタデータ） (2023-08-04T13:39:46Z) - A High Performance Compiler for Very Large Scale Surface Code Computations [38.26470870650882]
大規模量子誤り訂正のための最初の高性能コンパイラを提案する。
任意の量子回路を格子手術に基づく表面符号演算に変換する。
コンパイラは、物理デバイスのリアルタイム操作に向けられた速度で、ストリーミングパイプラインを使用して数百万のゲートを処理することができる。
論文 参考訳（メタデータ） (2023-02-05T19:06:49Z) - Building a fault-tolerant quantum computer using concatenated cat codes [44.03171880260564]
本稿では,外部量子誤り訂正符号を用いた猫符号に基づくフォールトトレラント量子コンピュータを提案する。
我々は、外符号が繰り返し符号か薄い矩形曲面符号である場合、量子誤差補正を数値的にシミュレートする。
約1,000の超伝導回路部品で、フォールトトレラントな量子コンピュータを構築することができる。
論文 参考訳（メタデータ） (2020-12-07T23:22:40Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。