論文の概要: From Natural Language to Real Schematics: An Automated Workflow for Power Electronics Schematic Synthesis
- arxiv url: http://arxiv.org/abs/2610.38201v1
- Date: Wed, 28 Oct 2026 02:52:01 GMT
- ステータス: 翻訳完了
- システム内更新日: 2026-11-01 01:32:09.94159
- Title: From Natural Language to Real Schematics: An Automated Workflow for Power Electronics Schematic Synthesis
- Title（参考訳）: 自然言語から実数理へ:パワーエレクトロニクス・スケマティック合成のための自動化ワークフロー
- Abstract要約: 本稿では,自然言語仕様を検証可能かつ編集可能なKiCadスキーマと製造物に翻訳する境界デュアルループ自動スキーマ合成フレームワークを提案する。
本フレームワークでは,22.2から98.6へのコンポーネント検証,0から97.7への名目値整合性,SPICEシミュレーションの0から100へのパス率を改善した。
- 参考スコア（独自算出の注目度）: 8.052643520970648
- License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
- Abstract: Designing power electronics converters traditionally requires intensive human expertise across topology sizing, commercial component selection, circuit simulation verification, and schematic drafting. While Large Language Models (LLMs) show promise in electronic design automation (EDA), applying standalone LLMs directly to board-level power electronics schematic synthesis suffers from severe engineering hallucinations, including inaccurate analytical sizing, fabricated or mismatched component part numbers, violated voltage derating margins, and broken topological connectivity. In this paper, we propose a Bounded Dual-Loop Automated Schematic Synthesis Framework that translates natural language specifications into verified, editable KiCad schematics and manufacturing deliverables. Our workflow integrates six stages across three functional columns: (1) requirement parsing and knowledge-driven power stage synthesis covering non-isolated (Buck, Boost) and isolated/resonant (Flyback, DAB, half-bridge LLC) topologies; (2) contract- and evidence-coordinated component selection grounded in distributor APIs and OEM datasheets, coupled with closed-loop ngspice transient verification and stress feedback; and (3) modular control hardware integration and multi-format deliverable generation featuring native KiCad netlist round-trip verification. End-to-end case studies on a 24-36V to 12V,2A Buck converter (29 positions, 83 verified terminals) and an isolated 48V to 24V, 0.5A, Dual-Active Bridge (DAB) converter (87 positions, 341 verified terminals), alongside comparative evaluations against a Vanilla LLM baseline, demonstrate that our framework improves component verification coverage from 22.2 to 98.6, nominal value consistency from 0 to 97.7, and SPICE simulation pass rates from 0 to 100.
- Abstract（参考訳）: 電力電子コンバータの設計には、伝統的に、トポロジサイズ、商用コンポーネントの選択、回路シミュレーションの検証、スキーマのドラフトなど、多岐にわたる人間の専門知識が必要である。
大規模言語モデル (LLM) は電子設計自動化 (EDA) において有望であるが、ボードレベルのパワーエレクトロニクスに直接スタンドアロンのLCMを適用することは、不正確な分析サイズ、製造またはミスマッチした部品部品番号、電圧降下率違反、トポロジカル接続の破滅といった深刻な工学的幻覚に悩まされる。
本稿では、自然言語仕様を検証可能で編集可能なKiCadスキーマと製造可能な製品に翻訳する境界付きデュアルループ自動スキーマ合成フレームワークを提案する。
1)非分離型(Buck, Boost)および孤立型/共振型(Flyback,DAB, half-bridge LLC)トポロジをカバーする要求解析および知識駆動型パワーステージ合成,(2)分散APIとOEMデータシートを基盤としたコントラクトおよびエビデンス協調型コンポーネント選択,およびクローズループngspice過渡的検証とストレスフィードバック,(3)ネイティブKiCadネットリストによるモジュール制御ハードウェア統合とマルチフォーム配信可能生成,の3つの機能列を統合している。
24-36Vから12V,2Aのバックコンバータ(29位置,83端子)と孤立48Vから24V,0.5A,Dual-Active Bridge(DAB)コンバータ(87位置,341端子)に対するエンド・ツー・エンドケーススタディでは,Vanilla LLMベースラインに対する評価と合わせて,22.2から98.6のコンポーネント検証範囲の改善,0から97.7への名目値の整合性,SPICEシミュレーションパス率を0から100に改善した。
関連論文リスト
- CktHGVAE: A Symmetric Design/State Heterogeneous Graph Variational Autoencoder for Transistor-level Analog/Mixed-signal Circuit Design and Analysis [0.0]
CktHGVAE (CktHGVAE) は、トランジスタレベルのアナログ/混合信号CMOS回路用のグラフ変分オートエンコーダである。
提案モデルは、AMS CMOS回路設計の自動化の基礎となる可能性がある。
論文 参考訳（メタデータ） (2026-10-14T03:25:56Z) - Weave: Verified Netlist-to-Schematic Conversion via Layered Graph Layout [0.0]
SPICEネットリストをLTspiceに変換する決定論的コンバータであるWeaveを紹介します。
階層化された(杉山スタイルの)グラフレイアウトを使用した asc スキーマ。
100%のコンパイルと100%のラウンドトリップ検証接続等価性を実現する。
論文 参考訳（メタデータ） (2026-07-04T11:58:29Z) - CircuitFormer: A Circuit Language Model for Analog Topology Design from Natural Language Prompt [2.9943388961167705]
本稿では,31,341のネットリスト-自然言語記述ペアからなる,アナログ回路網リストのアノテートデータセットについて述べる。
また,頻繁なサブ回路を明示的にマイニングすることで,ネットリスト接続性を符号化する新しい回路グラフトークンであるCircuit Tokenizer (CKT)を提案する。
論文 参考訳（メタデータ） (2026-05-07T07:04:36Z) - CircuitLM: A Multi-Agent LLM-Aided Design Framework for Generating Circuit Schematics from Natural Language Prompts [0.5219568203653523]
大型言語モデル(LLM)は、しばしば細かい詳細を幻覚し、電気的制約に違反し、機械で読めない出力を生成する。
ユーザプロンプトを構造化して視覚的に解釈可能なCircuitJSONスキーマに変換する,マルチエージェントLCM支援回路設計パイプラインであるCircuitLMを提案する。
この作業は、自然言語入力をデプロイ可能なハードウェア設計にブリッジし、非専門家による信頼性の高い回路プロトタイピングを可能にする。
論文 参考訳（メタデータ） (2026-01-08T02:18:43Z) - EEsizer: LLM-Based AI Agent for Sizing of Analog and Mixed Signal Circuit [3.0075075797261532]
本稿では,大規模な言語モデルと回路シミュレータ,カスタムデータ解析機能を統合するAIエージェントであるEEsizerを提案する。
迅速な工学的推論と理論的推論を駆使して、エージェントは設計の方向性を反復的に探求し、性能を評価し、人間の介入を最小限に抑えてソリューションを洗練する。
論文 参考訳（メタデータ） (2025-09-29T21:08:23Z) - Precise Information Control in Long-Form Text Generation [107.83171105517863]
提案手法は,短時間の自己完結文のセットで与えられた長文の出力をモデルで生成することを必要とするタスクの定式化である。
PICには、完全に全ての入力クレームを含むモデルの能力をテストする完全な設定と、関連するクレームのみを選択的に組み込む必要がある部分的な設定が含まれている。
提案するPIC-Benchは,PIC設定に適合する8つの長文生成タスクのベンチマークである。
論文 参考訳（メタデータ） (2025-06-06T23:42:42Z) - Electronic Circuit Principles of Large Language Models [63.40394312901168]
ECPは、推論時間学習を意味的な電気的力と推論時間推論にマッピングし、オームの法則とファラデーの法則によって支配される抵抗性ネットワークにマッピングする。
350の推論タスクと9つの高度なLCMにまたがる70,000のサンプルでECPを検証する。
ECPは、確立された15の戦略の有効性を説明し、国際情報学オリンピックと国際数理オリンピックの両方の参加者の上位80%を超える、新しいモジュラー介入の開発を指示する。
論文 参考訳（メタデータ） (2025-02-05T16:22:33Z) - SHIELD: LLM-Driven Schema Induction for Predictive Analytics in EV Battery Supply Chain Disruptions [52.90276059116822]
ShiELDは、大型言語モデル(LLM)とEVバッテリサプライチェーンリスクアセスメントのためのドメインの専門知識を組み合わせたものだ。
365の資料(2022-2023)から12,070段落を評価したところ、ShiELDは破壊予測においてベースラインGCNとLLM+prompt法より優れていた。
論文 参考訳（メタデータ） (2024-08-09T22:08:12Z) - Trainable Transformer in Transformer [48.754918968374334]
本稿では,Transformer in Transformer(略してTinT)の効率的な構築法を提案する。
TinTは多くの変圧器の変種に対応しており、その設計思想は変圧器内部の単純なモデルの過去のインスタンス化の効率も改善している。
これらの結果から,大規模事前学習言語モデルでは複雑な推論が可能であることが示唆された。
論文 参考訳（メタデータ） (2023-07-03T17:53:39Z) - Modular Hybrid Autoregressive Transducer [51.29870462504761]
トランスデューサモデルのテキストのみの適応は、エンドツーエンド音声認識では依然として困難である。
ラベルとブランクデコーダを構造的に分離したモジュール型ハイブリッド自己回帰トランスデューサを提案する。
Googleの大規模生産データでは、100B文に適合したマルチドメインのMHATが、LM融合なしでWERを最大12.4%削減する。
論文 参考訳（メタデータ） (2022-10-31T03:56:37Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。