論文の概要: if-ZKP: Intel FPGA-Based Acceleration of Zero Knowledge Proofs

• arxiv url: http://arxiv.org/abs/2412.12481v1
• Date: Tue, 17 Dec 2024 02:35:32 GMT
• ステータス: 翻訳完了
• システム内更新日: 2024-12-18 13:56:37.118554
• Title: if-ZKP: Intel FPGA-Based Acceleration of Zero Knowledge Proofs
• Title（参考訳）: If-ZKP: Intel FPGAによるゼロ知識証明の高速化
• Authors: Shahzad Ahmad Butt, Benjamin Reynolds, Veeraraghavan Ramamurthy, Xiao Xiao, Pohrong Chu, Setareh Sharifian, Sergey Gribok, Bogdan Pasca,
• Abstract要約: 本稿では,FPGA上でのzk-SNARK証明の高速化に適した,スケーラブルなアーキテクチャを提案する。 我々は、zk-SNARKシステムに費やされた時間の大半を占めるマルチスカラー乗算(MSM)に焦点を当てる。 我々の実装は、参照ソフトウェアライブラリに比べて110x-150倍高速に動作します。
• 参考スコア（独自算出の注目度）: 3.0009885036586725
• License:
• Abstract: Zero-Knowledge Proofs (ZKPs) have emerged as an important cryptographic technique allowing one party (prover) to prove the correctness of a statement to some other party (verifier) and nothing else. ZKPs give rise to user's privacy in many applications such as blockchains, digital voting, and machine learning. Traditionally, ZKPs suffered from poor scalability but recently, a sub-class of ZKPs known as Zero-knowledge Succinct Non-interactive ARgument of Knowledges (zk-SNARKs) have addressed this challenge. They are getting significant attention and are being implemented by many public libraries. In this paper, we present a novel scalable architecture that is suitable for accelerating the zk-SNARK prover compute on FPGAs. We focus on the multi-scalar multiplication (MSM) that accounts for the majority of computation time spent in zk-SNARK systems. The MSM calculations extensive rely on modular arithmetic so highly optimized Intel IP Libraries for modular arithmetic are used. The proposed architecture exploits the parallelism inherent to MSM and is implemented using the Intel OneAPI framework for FPGAs. Our implementation runs 110x-150x faster compared to reference software library, uses a generic curve form in Jacobian coordinates and is the first to report FPGA hardware acceleration results for BLS12-381 and BN128 family of elliptic curves.
• Abstract（参考訳）: Zero-Knowledge Proofs (ZKPs) は、ある当事者(プロ)が他の当事者(検証者)への声明の正当性を証明できる重要な暗号技術として登場した。 ZKPは、ブロックチェーン、デジタル投票、マシンラーニングなど、多くのアプリケーションにおいて、ユーザのプライバシを引き起こす。 従来、ZKPはスケーラビリティに悩まされていたが、最近ではZero-knowledge Succinct Non-interactive ARgument of Knowledges (zk-SNARKs)として知られるZKPのサブクラスがこの問題に対処している。 それらは注目され、多くの公立図書館によって実装されている。 本稿では,FPGA上でのzk-SNARK計算の高速化に適した,スケーラブルなアーキテクチャを提案する。 我々は、zk-SNARKシステムに費やされた計算時間の大半を占めるマルチスカラー乗算(MSM)に焦点を当てる。 MSM計算はモジュール演算に大きく依存しており、高度に最適化されたIntel IPライブラリが使用される。 提案アーキテクチャは MSM 固有の並列性を活用し,FPGA 用の Intel OneAPI フレームワークを用いて実装されている。 我々の実装は、参照ソフトウェアライブラリと比較して110x-150倍高速に動作し、ジャコビアン座標の汎用曲線形式を用いて、BLS12-381およびBN128系の楕円曲線に対するFPGAハードウェアアクセラレーション結果を初めて報告した。

関連論文リスト

• HW/SW Implementation of MiRitH on Embedded Platforms [2.3099144596725574]
  組込みデバイスのための有望なMPCitHアルゴリズムであるMiRitHの最初の設計空間探索について、私たちの知る限りの知見を提示する。 我々は,Xilinx ZYNQ 7000 上で混合 HW/SW ブロックのライブラリを開発し,このライブラリに基づいて,実行時あるいはFPGA リソース制約下での最適解を探索する。 この結果から,MiRitHは,実行時およびFPGAリソース要求の観点から,組込みデバイスに対して実行可能なアルゴリズムであることがわかった。
  論文  参考訳（メタデータ） (2024-11-19T08:30:08Z)
• HAPM -- Hardware Aware Pruning Method for CNN hardware accelerators in resource constrained devices [44.99833362998488]
  本研究はFPGAデバイスに実装可能な汎用ハードウェアアーキテクチャを提案する。 設計の推論速度は、リソース制約の異なるFPGAデバイス上で評価される。 ハードウェア対応プルーニングアルゴリズムは,標準アルゴリズムを用いたネットワークプルーニングに比べて,推論時間45%の顕著な改善を実現していることを示す。
  論文  参考訳（メタデータ） (2024-08-26T07:27:12Z)
• Fast Algorithms and Implementations for Computing the Minimum Distance of Quantum Codes [43.96687298077534]
  安定化器量子コードの距離は、検出および修正可能なエラーの数を決定する。 本稿では,関連する古典符号のシンプレクティック距離を計算するために,3つの新しい高速アルゴリズムと実装を提案する。
  論文  参考訳（メタデータ） (2024-08-20T11:24:30Z)
• SZKP: A Scalable Accelerator Architecture for Zero-Knowledge Proofs [10.603449308259496]
  ZKPは検証可能なコンピューティングにおける創発的なパラダイムである。 証明生成における2つの重要なプリミティブは、Number Theoretic Transform(NTT)とMulti-scalar multiplication(MSM)である。 我々は,チップ上での証明全体を高速化する最初のASICであるスケーラブルなアクセラレータフレームワークであるSZKPを提案する。
  論文  参考訳（メタデータ） (2024-08-12T01:53:58Z)
• Highly Versatile FPGA-Implemented Cyber Coherent Ising Machine [0.7950056272504447]
  我々はFPGAを実装したサイバーコヒーレントIsingマシン(サイバーCIM)を開発した。 我々のアーキテクチャは、CIM研究開始時に提案されたオープンループCIMをクローズループCIMに適用できるため、多用途である。 サイバーCIMは、初期のFPGAシステムでは不可能だったCDMAマルチユーザー検出器やL0圧縮センシングなどのアプリケーションを可能にする。
  論文  参考訳（メタデータ） (2024-06-08T07:09:27Z)
• Many-body computing on Field Programmable Gate Arrays [5.3808713424582395]
  我々は、量子多体計算を行うために、FPGA(Field Programmable Gate Arrays)の機能を利用する。 これにより、モンテカルロアルゴリズムのCPUベースの計算に比べて10倍の高速化が達成された。 FPGAを多体基底状態計算のための典型的なテンソルネットワークアルゴリズムの高速化に利用した。
  論文  参考訳（メタデータ） (2024-02-09T14:01:02Z)
• Trainable Fixed-Point Quantization for Deep Learning Acceleration on FPGAs [30.325651150798915]
  量子化は、組み込みFPGAのようなリソース制約のあるデバイスにディープラーニングモデルをデプロイするための重要な技術である。 モデルトレーニング中の二点位置を自動的に学習する,トレーニング可能な固定点量子化手法であるQFXを提案する。 QFXはPyTorchベースのライブラリとして実装され、FPGA HLSでサポートされている固定点演算を効率的にエミュレートする。
  論文  参考訳（メタデータ） (2024-01-31T02:18:27Z)
• Extreme Compression of Large Language Models via Additive Quantization [59.3122859349777]
  我々のアルゴリズムは、AQLMと呼ばれ、情報検索のための古典的な加算量子化(AQ)アプローチを一般化する。 トークン生成のためのAQLMの高速GPUおよびCPU実装を提供しており、最適化されたFP16実装を高速にマッチングまたは性能良くすることができる。
  論文  参考訳（メタデータ） (2024-01-11T18:54:44Z)
• An FPGA-based Solution for Convolution Operation Acceleration [0.0]
  本稿では,畳み込み動作を高速化するFPGAアーキテクチャを提案する。 プロジェクトの目的は、一度に畳み込み層を処理できるFPGA IPコアを作成することである。
  論文  参考訳（メタデータ） (2022-06-09T14:12:30Z)
• Providing Meaningful Data Summarizations Using Examplar-based Clustering in Industry 4.0 [67.80123919697971]
  我々は,従来のCPUアルゴリズムと比較して,一精度で最大72倍,半精度で最大452倍の高速化を実現していることを示す。 提案アルゴリズムは射出成形プロセスから得られた実世界のデータに適用し, 得られたサマリーが, コスト削減と不良部品製造の削減のために, この特定のプロセスのステアリングにどのように役立つかについて議論する。
  論文  参考訳（メタデータ） (2021-05-25T15:55:14Z)
• Predictive Coding Approximates Backprop along Arbitrary Computation Graphs [68.8204255655161]
  我々は、コア機械学習アーキテクチャを予測的符号化に翻訳する戦略を開発する。 私たちのモデルは、挑戦的な機械学習ベンチマークのバックプロップと同等に機能します。 本手法は,ニューラルネットワークに標準機械学習アルゴリズムを直接実装できる可能性を高める。
  論文  参考訳（メタデータ） (2020-06-07T15:35:47Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。